[전자회로] 감산 회로 실험

등록일 2002.05.27 한글 (hwp) | 4페이지 | 가격 700원

목차

이론적 배경
감산증폭기
실험 방법
실험 결과

본문내용

실험 방법
▶오실로스코프를 고정- channel1 : 5[V/div]
channel2 : 1[V/div]
Time base :1[msec/div]
AC coupling
▶회로도 구성
▶R1 입력전압을 1[Vp-p], 주파수 300[Hz]로 조정
▶첫번째단 두 번째단 Op-Amp.의 출력전압을 측정
*원하는 자료를 검색 해 보세요.
  • [예비, 결과]차동증폭형 가산회로 6페이지
    15. 가산 증폭회로1. 실험목적 OP-AMP를 이용해 가산 증폭회로를 구성해보고 이해한다.2. 관련이론 가. 연산 증폭기를 이용하여 여러 개의 입력 신호들을 합하여 출력 신호로 나타나게 할 수 있는데, 이러한 회로를 가산 증폭기 또는 가산기라고 한다. 나. 반전..
  • [논리회로]감산기 8페이지
    [ 고 찰 ] 이번 실험을 통해서 반감산기 A-B를 수행하는 경우는 앞자리에서 1을 빌려온(자리내림, Borrow) 다음 B를 감한 차(Differece)는 1이 됨을 알 수 있었다. 연산시 피감수가 감수보다 작은 수 일 때 상위비트로부터 1을 빌려와야 하므로 자리내..
  • 가-감산기 회로도 구성 6페이지
    - 두 개의 A,B의 입력을 넣고 XOR 게이트와 AND 게이트를 사용해서 SUM과 CARRY의 출력이 나오게 회로도를 구성한다.- 처음 단계에서 만든 half adder를 하나의 Symbol로 만들어 full adder의 회로를 구성한다.- 두 개의 A,B 입력과 C..
  • 기초실험및설계 : 가산 회로, 감산 회로 예비보고서 3페이지
    가산 회로는 반전 입력 단자로 여러 개의 입력 신호를 주는 회로이다. 회로를 살펴보면, OP-AMP의 비반전 입력 단자가 그라운드에 연결되어 있으므로, 이상적인 OP-AMP일 때 나타나는 Virtual ground 특성에 의해 반전 입력 단자의 전압은=0V로 된다. 따..
  • 가감산회로 결과보고서 4페이지
    1. 실험의 목적이번 실험의 목적은 OP-AMP의 전압폴로워와 반전 증폭기를 이용한 가산회로를 구성하고 측정하는 것이다.2. 회로도이번 실험에서 구성한 회로의 회로도는 다음과 같다.3. 구성한 회로 (회로 사진)위 회로도를 바탕으로 구성한 회로는 다음과 같다.<중 략>..
  • 가감산회로 조사 레포트. 4페이지
    위 그림은 op-amp를 반전증폭기로 결선한 것이다. 입력신호를 R1을 통해 반전입력(-) 단자에 가하기 때문이다. R1을 입력요소라 하고, R2를 궤환요소라 한다. 반전증폭기에 대한 출력전압은 다음 식으로 표현된다. 위 식에서 보면, 입력신호 전압에 대하여 출력전압..
  • 디지털회로 [ 반가산기, 전가산기, 반감산기, 전감산기 _ 사전 ] 6페이지
    ◉ 실험목적 연산 회로의 기본인 가산기, 감산기의 구조를 이해하고, 기본 게이트들을 사용해 가산기와 감산기를 구성한 후 동작 특성을 확인하고, 측정한다.◉ 이론 1. Half Adder  한자리수 A와 B를 합할 때 발생되는 결과는 A와 B의 합과 다음 자리의 자리..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서