[전자회로] 감산 회로 실험

등록일 2002.05.27 한글 (hwp) | 4페이지 | 가격 700원

목차

이론적 배경
감산증폭기
실험 방법
실험 결과

본문내용

실험 방법
▶오실로스코프를 고정- channel1 : 5[V/div]
channel2 : 1[V/div]
Time base :1[msec/div]
AC coupling
▶회로도 구성
▶R1 입력전압을 1[Vp-p], 주파수 300[Hz]로 조정
▶첫번째단 두 번째단 Op-Amp.의 출력전압을 측정
*원하는 자료를 검색 해 보세요.
  • [논리회로]감산기 8페이지
    5. 감 산 기 [목적] 1. 반감산기와 전감산기의 원리 이해한다. 2. 감산기의 동작을 실험을 통하여 확인한다. [기본이론] 1. 반감산기(Half Subtractor) 그림 5-1에서 보는 바와 같이 A-B를 수행하는 경우는 앞자리에서 1을 빌려온 (자리 내림, b..
  • 기초실험및설계 : 가산 회로, 감산 회로 예비보고서 3페이지
    가감산 회로 예비보고서 1. 가산 회로(Summing Amplifier) 일 때 앞서 다른 실험들에 사용했던 반전 회로가 반전 입력 단자에 입력 신호를 하나만 주는 회로였다면, 가산 회로는 반전 입력 단자로 여러 개의 입력 신호를 주는 회로이다. 회로를 살펴보면, OP..
  • 가감산회로 결과보고서 4페이지
    결 과 보 고 서 학 과 학 년 학 번 조 성 명 전자공학과 실험 제목 가감산회로 1. 실험의 목적 이번 실험의 목적은 OP-AMP의 전압폴로워와 반전 증폭기를 이용한 가산회로를 구성하고 측정하는 것이다. 2. 회로도 이번 실험에서 구성한 회로의 회로도는 다음과 같다...
  • [예비, 결과]차동증폭형 가산회로 6페이지
    리 포 트 제목 : 가산 증폭회로 과목 : 기초회로실험 교수 : 김 경 태 학과 : 전자공학과 15. 가산 증폭회로 1. 실험목적 OP-AMP를 이용해 가산 증폭회로를 구성해보고 이해한다. 2. 관련이론 가. 연산 증폭기를 이용하여 여러 개의 입력 신호들을 합하여 출..
  • 가감산회로 조사 레포트. 4페이지
    가,감산회로 ■ 반전 증폭 회로 위 그림은 op-amp를 반전증폭기로 결선한 것이다. 입력신호를 R1을 통해 반전입력(-) 단자에 가하기 때문이다. R1을 입력요소라 하고, R2를 궤환요소라 한다. 반전증폭기에 대한 출력전압은 다음 식으로 표현된다. 위 식에서 보면, ..
  • [논리회로실험] 감산기 결과보고서 2페이지
    실험 5. 감산기 결과 보고서 A B b d 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 1.그림 5.5 회로를 구성하고, 출력전압을 표 5.3에 기입하시오. 2.그림 5.6 회로를 구성하고, 출력전압을 표 5.4에 기입하시오. A B b d 0 0 0 0..
  • 가-감산기 회로도 구성 6페이지
    디지털 공학 Max Plus Programing (가-감산기 회로구성도) 담당교수 : 전용석 교수님 학 과 : 전기전자전공 학 번 : 201157095 제 출 자 : 최민재 제출일자 : 2014. 04. 30 ※가-감산기 회로도 구성순서 1) Half Adder 회로도..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [전자회로] 감산 회로 실험