[vhdl] vhdl소스

등록일 2002.05.23 한글 (hwp) | 24페이지 | 가격 1,000원

목차

1, 디코더 모델링
◎시뮬레이션 결과

2, 멀티플렉서 모델링
◎시뮬레이션 결과

본문내용

--decoder 모델링1
library ieee;
use ieee.std_logic_1164.all;

entity decoder is
port( a,b : in std_logic;
a_1,b_1: buffer std_logic;
w,x,y,z : out std_logic);
*원하는 자료를 검색 해 보세요.
  • vhdl 시계 7페이지
  • [vhdl]신호등 제어하는 코딩 (vhdl) 4페이지
    library ieee; use ieee.std_logic_1164.all, ieee.numeric_std.all; entity traffic_control is port(clk, reset, car ..
  • VHDL에 관하여 8페이지
    HDL이전의 하드웨어 설계에서는 주로 레이아웃 편집기(layout editor)나 스키메틱 편집기(schematic editor)를 이용해 작은 블록을 설계하고 이것을 이용해 큰 블록을 설계하는 상향식 설계(bottom-up)..
  • VHDL 자판기소스 0페이지
  • [방송원론] TV 프로그램의 기획의 개념과 요건 1페이지
    프로그램 기획이란 프로그램의 목표설정과 소재선택에 따른 프로그램 제작방향 결정과 프로그램 내용이 시청자에게 미칠 영향을 예측하고 계획하는 행위를 말한다. 프로그램 기획은 전 제작과정 중에서 근본적으로 가장 중요하고 핵심이 되는..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [vhdl] vhdl소스