[vhdl] vhdl소스

등록일 2002.05.23 한글 (hwp) | 24페이지 | 가격 1,000원

목차

1, 디코더 모델링
◎시뮬레이션 결과

2, 멀티플렉서 모델링
◎시뮬레이션 결과

본문내용

--decoder 모델링1
library ieee;
use ieee.std_logic_1164.all;

entity decoder is
port( a,b : in std_logic;
a_1,b_1: buffer std_logic;
w,x,y,z : out std_logic);
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서