[VHDL] 키 입력에 의한 카운터 소스

등록일 2002.05.16 한글 (hwp) | 3페이지 | 가격 1,000원

목차

1. 키 입력에 의한 카운터 소스..
2. 실행화면

본문내용

vhdl로 작성한 키 입력에 의한 카운터 소스입니다.
부가 설명은 없구요.. 그냥 소스입니다.
*원하는 자료를 검색 해 보세요.
  • vhdl(링카운터, 존슨카운터) 2페이지
    < 1 번 > 링카운터library ieee;use ieee.std_logic_1164.all;entity Ring isport (clk, reset : in std_logic; count : buffer std_logic_vector(3 downto 0));end ..
  • vhdl을 이용한 6비트 업다운 카운터 1페이지
    LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_signed.ALL; use ieee.std_logic_arith.all;ENTITY updown_6bit IS PORT (clk, reset, up:..
  • VHDL 쿼터스 존슨카운터 설계 코드소스 파형 3페이지
    소스 캡쳐 이미지
  • 동기카운터 클럭 9페이지
    CNT0 -- 비동기 카운터의 4비트 카운터에서 clk_out값만 빼고 설계 Library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; entity cnt0 is port( clk, rst :..
  • vhdl를 이용한 10진 카운터 설계 5페이지
    Library IEEE;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity count_10 isport( RST : in std_logic; CLK : in std_logic; CNT_OUT : o..
  • VHDL 플리플롭, 16진 카운터, 10진 카운터 등 11페이지
    1. SR F/F- set기능과 reset 기능을 가진 f/f 최초의 상태가 1이면 반대상태의 입력이 들어오기 전까지는 set을 유지. 입력이 들어오면 reset이 됨. 쌍안정 회로- 결과 해석 SET =0, RESET = 0 >> Q =1 S..
  • [토끼] 10진 카운터 VHDL 구현 및 합성, 분석 _ 상세 설명, 코드 기재 16페이지
    10진 카운터는 이번 졸업 작품에서 준비 중인 주제와 일치했다. 현재 졸업 작품은 Transistor 레벨로 10진에서 100진 카운터 까지 완성했으며 glitch현상 때문에 초반에 설계하는데 있어서 애를 먹은 경험이 있었는데 이번 과제에서 다시 다루게 되어 졸작과 연..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [VHDL] 키 입력에 의한 카운터 소스