[VHDL] 키 입력에 의한 카운터 소스

등록일 2002.05.16 한글 (hwp) | 3페이지 | 가격 1,000원

목차

1. 키 입력에 의한 카운터 소스..
2. 실행화면

본문내용

vhdl로 작성한 키 입력에 의한 카운터 소스입니다.
부가 설명은 없구요.. 그냥 소스입니다.
*원하는 자료를 검색 해 보세요.
  • vhdl을 이용한 6비트 업다운 카운터 1페이지
    (6-bit up down -Count) LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_signed.ALL; use ieee.std_logic_arith.all; ENTITY updown_6bit IS P..
  • VHDL 쿼터스 존슨카운터 설계 코드소스 파형 3페이지
    1. 4비트 존슨카운터 1) 비동기 리셋 VHDL 설계 출력파형 2) 동기리셋 D플립플롭 VHDL 설계 출력파형 2. MOD 4 bit counter j k 플립플롭 VHDL 설계 출력 파형
  • vhdl(링카운터, 존슨카운터) 2페이지
    VHDL 실습 < 1 번 > 링카운터 library ieee; use ieee.std_logic_1164.all; entity Ring is port (clk, reset : in std_logic; count : buffer std_logic_vector(3 down..
  • 동기카운터 클럭 9페이지
    < 동기 카운터 설계 > CNT0 -- 비동기 카운터의 4비트 카운터에서 clk_out값만 빼고 설계 Library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; entity cnt0 is p..
  • vhdl를 이용한 10진 카운터 설계 5페이지
    1. Source Code Library IEEE; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity count_10 is port( RST : in std_logic; CLK : in std_l..
  • [공학기술]VHDL을 이용한 카운터 설계 4페이지
    논리회로설계실험_11조_실험일(070509) 1.4bit_counter source code library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity counter is port..
  • VHDL 플리플롭, 16진 카운터, 10진 카운터 등 11페이지
    (F/F, 카운터) 차 례 SR F/F GATED S/R F/F D F/F JK F/F 16진 카운터 10진 카운터 5-6-7반복 3진 카운터 2-13반복 12진 카운터 1. SR F/F- set기능과 reset 기능을 가진 f/f 최초의 상태가 1이면 반대상태의 입력..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [VHDL] 키 입력에 의한 카운터 소스