VHDL

*세*

최초 등록일: 2010.05.11
최종 저작일: 2007.04; 6페이지/ 한컴오피스; 가격 1,000원

다운로드

장바구니

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

소개글

본문내용

1. VHDL이란
-VHDL이란 VHSIC Hardware Description Language의 약자로 반도체 회로 설계용 언어
-VHDL은 Word Processor처럼 회로 설계를 위한 도구일 뿐이다.

장점:
• 하드웨어 기술 언어로서의 표준화된 형태 제공
• 특정 프로세스 기술에 의존하지 않는 기술 독립적 형태를 제공
• 상위 레벨 언어 형태의 제공
• 광범위한 설계 범위의 지원
• 하향식(Top-Down) 설계 방법의 지원
• 여러 가지의 설계 기법의 구현
• 폭 넓은 기술 범위
• 복수 설계 그룹에 의한 공동 개발 가능

단점:
• 문법의 복잡성
• 급격한 설계 방식의 변화 요구
• 최적화 도구의 지원 필요
• 비효율적 회로의 생성 가능성

1985
DoD (미국방성)의 VHSIC (Very High Speed IC) 개발 계획의 일환으로 탄생
보고서 수준
1986
Vantage에서 VHDL Simulator 상용 제품 출시
Simulation 시작
1987
Synopsys에서 VHDL Synthesis 제품 출시
Synthesis 시작
1989
IEEE-1076으로 표준화
표준화의 시작
1992
IEEE-1076 (1992)로 1164 VHDL로 업계 표준 시도
std_logic_1164 탄생

참고 자료

없음

이 자료와 함께 구매한 자료

주의사항

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

VHDL을 통해 구현한 Counter 14페이지

1.목적(Purpose) 이번실습은 지난번 실습에서 배운 FlipFlop을 이용하여 3bit의 counter를 설계하는 실습이다. 유한상태기계(FSM)에 대한 개념을 알고, Moore machine과 Meanly machine의 작동방식을 알아보고, 차이점을 생각해 본..
[논리회로설계실험]VHDL을 활용한 LCD설계 7페이지

Source & Results 1)VHDL Source 2)TestBench ... lcd-display-interfacing-with-altera-fpga-vhdl ... lcd-display-interfacing-with-altera-fpga-vhdl
수의 정렬 회로 VHDL 설계 4페이지

▣ 수의 정렬 회로 설계 Ⅰ. 수행 및 제출(1) Ⅱ. 수행 및 제출(2) Ⅲ. 수행 및 제출(3) [ⅰ. 결과 분석] 는 수의 정렬 회로 시뮬레이션의 결과이다. a와 b에 입력한대로, seg와 select_seg에서 주어진 값들을 출력하는 것들을 확일 할 수 있었다...
[논리회로설계실험]VHDL을 활용한 Calculator 설계 17페이지

Source & Results 1)VHDL Source 1-1)Lcd_display
[논리회로설계실험]VHDL을 통해 구현한 RAM 15페이지

1.목적(Purpose) 이번실습은 ROM과 RAM의 차이에 대해서 알고, 실습으로는 RAM을 설계하는 실습이다. 이전에 배웠던 flipflop을 사용하여, RAM을 설계하고, 추가적으로 배열을 선언하는 방법, 그리고 type casting을 하는 방법들을 배워보고, ..
VHDL 신호등 구현 7페이지

VHDL 신호등 구현 목차 개요 및 설계 코드 구현 결과 사진 힘들었던 점
디멀티플렉서 VHDL 설계 3페이지

▣ 디멀티플렉서 설계 Ⅰ. 수행 및 제출(1) Ⅱ. 수행 및 제출(2) Ⅲ. 수행 및 제출(3) [비교 설명] 과 는 모두 디멀티플렉서를 설계한 시뮬레이션의 결과이다. 두 디멀티플렉서 모두 입력의 s와 출력의 y모두 벡터로 선언하였다.(입력의 s의 경우 2비트, 출력의..
multiplexer(멀티플렉서) VHDL 실습보고서 12페이지

Larry L Kinney 7th 3.Source & Results 1)VHDL
VHDL를 이용한 FPGA설계 16페이지

작년 말 비트코인 광풍으로 한국은 몸살을 앓았다.학생 직장인 너나 할거 없이 대부분 뛰어들었으며 빨리 시작한 사람들은 돈을 땄겠지만 그렇지 못하고 돈을 잃은 사람도 훨신 많기에 이러한 도박성을 가진 가상화폐의 경각심을 알리기위해 제작하게 되었다.
논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트 53페이지

이를 통해 Xilinx프로그램과 VHDL code에 대해 익히고 4 bit ... Purpose Xilinx프로그램과 VHDL code를 이용해 기초적인 조합논리회로와 ... 설계한 4 bit 가/감산기를 Xilinx에 VHDL code로 만들고 다음
VHDL 설계 실습 보고서 (전감산기 설계) 3페이지

VHDL 설계 실습 보고서 VHDL Lab_01 일 시 학 번 이 름 제 ... 전감산기를 VHDL로 설계하고 아래에 VHDL 코드를 작성하시오. library ... 전감산기의 VHDL 설계 1.
VHDL을 통해 구현한 ShiftRegister 실습보고서 16페이지

VHDL Source 그림11. ... Larry L Kinney 7th 3.Source & Results 1-1)VHDL
패리티 검사기 VHDL 설계 2페이지

▣ 패리티 검사기 설계 Ⅰ. 수행 및 제출(1) Ⅱ. 수행 및 제출(2) 입력데이터 결과 00000000 0 10100011 0 11010010 0 11111111 0 패리티 검사기는 데이터 전송 시에 오류를 검사하기 위해 사용된다. 설계한 패리티 검사기는 입력 데이터..
전자공학과 논리회로 A 설계 프로젝트 보고서 (VHDL코드포함) 6페이지

각 step에 대한 알고리즘 및 논리 설명 -곱하는 수(multiplier)의 자릿수에서 0이면 과정을 넘어가고 1이면 계산을 진행한다. 이때의 계산은 곱해지는 수(multiplicand)를 그대로 이용하였다.(2step, 3step에서는 비트 자리를 이동하여 계산과정..
[논리회로설계실험]VHDL을 활용한 CLOCK설계 12페이지

VHDL에서 코딩과정은 시간의 각 자리숫자를 하나씩 연산하여 나타내게 되는데 ... Source & Results 1)VHDL Source 2)Testbench
VHDL코드를 이용한 4비트 감가산기 구현 8페이지

설계 배경 디지털 시스템 수업시간에 익힌 내용을 토대로 quartus로써 vhdl ... 결과 VHDL CODE를 이용하여 소스를 구성하고 이를 Digcom v3.2에 ... VHDL code --4bit subadder-- library ieee;