VHDL기초강의

소개글

VHDL기초강의

목차

VHDL 이란?
VHDL의 기본 설계
VHDL의 동작적(behavioral) 표현방식
객체(Object)와 연산자(Operator)
순차 처리문
-Process 문
-If 문
-Case 문
-Loop 문
병행 처리문
VHDL의 구조적(structural) 표현 방식
-Component 문
-Generate 문

조합 회로(combinational circuit) 예제
-Adder
-Multiplexer
-Decoder

순차 회로(sequential circuit)
-F/F, Latch
-Shift register
-Counter
-Stop watch

Max Plus Ⅱ를 이용한 VHDL 프로그래밍
Training kit mode 설정

본문내용

VHDL(Very High Speed Integrated Circuit Hardware Description Language)
등장배경
이전의 하드웨어 설계에서는 주로 레이아웃 편집기(layout editor)나 스키메틱 편집기(schematic editor)를 이용해 작은 블록을 설계하고 이것을 이용해 큰 블록을 설계하는 상향식 설계(bottom-up)
설계해야 할 회로의 규모가 커지고 복잡도가 증가 함에 따라 이러한 방법은 한계에 도달
알고리즘이나 기능레벨에서 설계가 가능하도록 하는 HDL이 출현, 하향식(top-down)설계 방식

VHDL의 변천
1987년 12월에 IEEE-1076이라는 IEEE표준 VHDL탄생
1991년에는 IEEE1076에 추가하여 설계자들로 하여금 VHDL 모델을 공유하는데 도움을 주고 또한 합성 기능의 강화를 위해 9개로 구성된 표준 논리 레벨 MVL9(`U`, `X`, `0`, `1`, `Z`, `W`, `L`, `H`)를 정의한 IEEE1164(std_logic_1164)를 발표하였다
1993년에는 VHDL1076-1987에 대한 새로운 버전인 IEEE1076-1993 발표

참고 자료

없음