평가점수D

[컴퓨터] 컴퓨터 논리회로설계

등록일 2002.05.08 한글파일한글 (hwp) | 30페이지 | 가격 2,000원
다운로드
장바구니관심자료
상세신규 배너

목차

실험- AND, OR 및 NOT GATE
실험. NAND, NOR 및 EXCLUSIVE-OR
실험4. 부울대수 및 조합논리회로 설계
실험. 반가산기 및 전가산기
실험. 디코더 / 인코더 및 다중화기 / 역다중화기
실험. 디코더 / 인코더 및 다중화기 / 역다중화기
실험. 플립플롭, 래치 및 레지스터의 구성
실험. 비동기계수기

본문내용

1. 게이트

게이트란 한 개 이상의 입력신호를 받아 한 개의 출력신호를 내는 전자회로이다. 디지털
회로에서 특정 노드의 값은 `1' 또는 `0'으로 나타낸다. 정논리에서는 상대적으로 높은
전앞을 `1'상태로 간주하며 상대적으로 낮은 전압을 `0'으로 간주한다. `1' 또는 `0'은
`High' 또는 `Low', `True' 또는 .False', 'mark' 또는 `Space'등으로 나타내기도 한다.

2. AND

표현 방법 : Y = A B 또는 Y = A∧B
예를 들어, A=1 이고 B=1 이면 Y=1 이다. 다른 경우에는 Y=0 이다.
(A,B 와 Z는 이진 함수이다. 단 1과 0만을 값으로 가진다.)

AND (Y=A B)
2입력 OR 게이트의 진리표 2입력 OR게이트의 회로기호

참고 자료

1. LOGIC AND COMPUTER DESIGN FUNDAMENTALS / M.MORRIS MANO / CHARLES R. KIME
2. 디지털회로 및 시스템실험 / 대한전자공학회
  • 구매평가(1)
  • 구매문의(0)
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.

      찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

      • 파일확장자 [실험보고서] 충북대 디지탈 실험 3페이지
        ' S C A B C 표시는 연결의 의미임 2. 전가산기의 출력이 S~=~A ... 13. 동기 계수기 목적 1. 동기 계수기의 구조와 동작을 이해한다. 2 ... . 임의의 mod 동기 계수기를 설계하는 방법을 익힌다. 원리 동기계수기
      • 한글파일 3.반가산기전가산기 6페이지
        제목 3 반가산기전가산기 실험 일자 제출자 이름 제출자 학번 팀원 ... 를 그리면 그림 (a)와 같으며 기호로는 (b)를 사용한다. 또한 전가산기반가산기 ... Results) (1)표 3-1의 반가산기 진리표와 그 아래 부울 대수
      • 한글파일 A+ 기계공학 실험레포트 10페이지
        의해 출력값 결정 - 정보에 대한 기억능력 없음 - 반가산기(half ... (carry) - 전가산기(full adder) ※ 두 개의 입력(x,y)과 ... 회로로 구성되고, ? 이러한 이진 논리회로부울 대수식으로 관계를
      • 한글파일 디지털 논리회로 (예비보고서) 5페이지
        의 출력값이 입력값에 의해서만 정해지는 논리회로로 기억능력이 없다. (반가산기 ... 회로 . 반가산기(Half Adder : HA) ― 2진수 1자리의 덧셈 ... 로서 합과 올림수를 구하는 회로. 가. 전가산기(Full Adder
      • 한글파일 [디지탈 공학] DIGITAL LOGIC 총정리 20페이지
        논리회로를 이용하여 구성 - 자리올림수를 더해 줄 수 없는 가산기 ... 가지가 얻어짐 ② 비동기형 2n진 계수기 : JK F/F n개를 연결하여 ... ) 기능도 구현할 수 있다. 다중-비트 가산기회로는 그림 A.23과 같다
      • 파워포인트파일 전기전자회로실험 가산기만들기 35페이지
        ) 의 회로 를 구현해 본다 . 반가산기전가산기의 기본동작 이해 및 실제 ... (2) ~0111 (2) 입력시 출력이 1 (6) 전가산기 회로를 사용하여 ... 두수만을 더하는 가산기 반가산기 ( Half Adder ) 0 0 0
      • 한글파일 [중앙대 아날로그 및 디지털회로 설계 실습] #10 4-bit Adder 회로 설계(예비) 5페이지
        출력으로 내는 기능을 전가산기라 한다. 2. 실습목적 조합논리회로의 설계 ... 결과로 합과 다음 자리수로의 자리올림수를 출력으로 내는 기능을 반가산기 ... 다수 4. 설계실습계획서 1) 전가산기 설계 (A) 전가산기에 대한 진리
      더보기

      이 자료와 함께 구매한 자료

      우수 콘텐츠 서비스 품질인증 획득
      최근 본 자료더보기
      상세우측 배너
      추천도서yes24
      다음
      [컴퓨터] 컴퓨터 논리회로설계