[VHDL] FPGA (Xilinx & Altera)

등록일 2002.04.20 한글 (hwp) | 4페이지 | 가격 1,000원

목차

■ Xilinx FPGA
■ Altera FPGA

본문내용

FPGA들은 각각 다른 technology들을 사용함으로써 구조도 각각 다르게 되는데 상업적으로 가장 많이 쓰이는 FPGA들에는 Xilinx, Altera, Actel가 있다.

■ Xilinx FPGA

■ Xilinx FPGA의 일반적인 구조는 그림 1과 같으며, Programmable Logic Block(CLB)들의 2차원적인 배열과 행 블록들 사이의 수평적인 배선 채널(routing channel), 열 블록들 사이의 수직적인 배선 채널로서 구성된다.
*원하는 자료를 검색 해 보세요.
  • Altera FPGA 와 Max+2 를 이용한 알람 기능의 디지털 시계 설계 및 구현 41페이지
    - inc_DSP_indicator : Chagne_mode가 변경시키는 모드 신호를 참조하여 해당 시그널의 정보를 할당하여준다. 여기서는 하나의 segment 점멸정보를 8bit의 Com신호의 설정상태를 확인하여 해당 7segment 활성화 하여 숫자를 Display..
  • FPGA 구조와 응용 20페이지
    FPGA(Field Programmable Gate Array)는 Field Programmable Gate Array의 준말로 임의의 논리 회로를 사용자가 의도한대로 설계하고, 작동하도록 회로에 설정하여 사용하는 것을 말한다. 또한 사용 중 설계 사항이 바뀌면 새롭게..
  • [공학]Altera FPGA를 이용한 도트매트릭스 에서의 글자 이동 구현 (소스코드 포함) 11페이지
    library ieee;use ieee.std_logic_1164.all;entity ud_scan_line_shift isport(CLK, RESET : in std_logic; -- 쉬프트 모듈 구동 클럭 -- 쉬프..
  • FPGA를 이용한 디지털 시스템 설계, Quartus로 ALTERA 코딩을 한 볼링 게임 9페이지
    FPGA를 이용한 디지털 시스템 설계의 최종 프로젝트는 quartus프로그램에서 verilog로 볼링게임 구현 및 점수를 계산하는 프로그램을 만드는 것이었다. 중간고사 이후 실습시간부터 ALTERA라는 보드를 사용하여 quartus라는 프로그램으로 verilog로 LE..
  • Altera MAX_PLUS program 및 FPGA 사용설명[예비+결과] 4페이지
    1. 목적 가. Altera MAX_PLUS program의 사용법을 익힌다. 나. Program을 이용하여 FPGA를 동작시켜본다. 다. NAND 와 NOR gate를 이용한 실험해 본다2. 기본 이론(배경 이론) 가. MAX-PLUS program의 실행순서..
  • [토끼] VHDL로 구현한 4 state 구현, Altera 보드로 LED2 상태로 시뮬레이션 및 확인 16페이지
    (1-1) 4state 의 구현 - (수월한 확인을 위해 일단 각 상태마다 LED4개를 달아서 확인)Library IEEE;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity state_machine ..
  • [영문]ALTERA CORP사의 2004년까지 간략정보 2페이지
    본 컨텐츠는 ALTERA CORP사의 간략정보로 2004년까지의 연간 매출액, 종사자수가 영문으로 수록되어 있습니다. 문서 보안상 PDF로만 제공되며, A4 1쪽 분량이며, 견본이 제공되므로 반드시 확인후 구매하시기 바랍니다. *수록내용(영문으로 수록)*
더보기

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      [VHDL] FPGA (Xilinx & Altera)