연세대학교 전기전자 기초실험 09년도 A+ 레포트 결과 11
- 최초 등록일
- 2009.12.17
- 최종 저작일
- 2009.05
- 14페이지/
한컴오피스
- 가격 1,000원
소개글
연세대학교 전기전자 기초실험 09년도 A+ 레포트
목차
I. Result of Experiment
1. state transition table and state map.
2. Chocolate vending Machine
3. Vehicle speed controller
4. Designing traffic light controller
II. Report
III. 느낀점
IV. Reference
본문내용
III. 느낀점
이번 실험을 통해서 Finite State Machine을 설계하는 과정을 익힐 수 있었다. 먼저 state transition table을 그리고, state diagram을 그린후 이를 토대로 verilog HDL code를 작성하였다. state diagram 단계에서는 clock의 개념이 매우 추상적이기 때문에 verilog HDL code를 작성할 때 주의하여야 한다. 특히 보고서 9page에서처럼 time duration을 추가할 경우에는 code내에서 posedge만 생각할 것이 아니라 counter 변수를 이용해서 clock 신호가 들어올 때마다 counter 변수의 값을 증가 시켜줌으로써 시간을 잴 수 있다. maxplus 사용시 waveform을 작성할 때 time interval을 몇으로 주었는지를 생각해서
counter = clock × time interval
로 계산하면 sec단위로 time duration을 인가할 수 있다.
추가적으로 보고서 8~9page에서는 state diagram을 optimize하는 방법으로 Row Matching Method를 사용하였다. 자세한 내용은 다음과 같다.
참고 자료
1. http://courses.cs.tamu.edu
2. Contemporary Logic Design 2ed/ Randy H. Katz, Gaetano Borriello/ Pearson Education
