반가산기와 전가산기

소개글

반가산기와 전가산기에 대한 예비레포트

목차

➀ 실험 제목 :
➁ 실험 목적 :
③ 실험 이론
④ 실험 방법 :
5. 시물레이션
6.레퍼런스

본문내용

➀ 실험 제목 : 반가산기 및 전가산기

➁ 실험 목적 :

⑴ 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
⑵ 설계된 회로의 기능측정

③ 실험 이론 :

⑴ 반가산기(HA : Half Adder)

반가산기는 그림과 같이 2개의 1Bit 2진수 A,B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산 회로이다.

반가산기 회로를 설계하기 위하여 첫 번째로 문제에 맞게 진리표를 작성해야 한다. 반가산기에 대한 진리표는 아래와 같다. 여기서 S(Sum)는 두 수의 합을 의미하고, C(carry)는 캐리를 의미한다.
둘째로 각각의 출력변수 S와 C에 대하여 논리식을 만든다. 위의 진리표에서 출력변수 S에 대한 논리식을 최소항으로 표현하면 다음과 같다.
S = AB + AB = AB
C = AB
합과 캐리에 대한 논리식을 구하였으므로 세 번째로 논리회로로 구현하면 아래와 같다.

⑵ 전가산기(FA : Full Adder)

전가산기는 아래와 같이 이전 단계에서 발생한 자리 올림수(Ci)를 포함하여 2개의 1Bit 2진수 A,B를 더하여 그의 합(S)와 자리 올림수(C0)를 출력하는 3개의 비트를 가산할 수 있는 논리연산회로이다.

참고 자료

(제목/저자/출판사)
기초디지털 논리설계 / Charles H. R0th, Jr / THOMSON