• 파일시티 이벤트
  • 캠퍼스북
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

위상 제어 루프(PLL) 예비

*병*
최초 등록일
2009.10.12
최종 저작일
2009.10
9페이지/한글파일 한컴오피스
가격 1,500원 할인쿠폰받기
다운로드
장바구니

소개글

중앙대 3학년 2학기 실험 7장 위상제어루프

목차

1. 목적
2. 실험준비물
3. 설계실습 계획서

본문내용

설계실습 7. 위상 제어 루프
1. 목적 : 위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해한다.

2. 실험준비물
DMM, Power Supply
Oscilloscope
Function generator
탄소저항:100Ω, 5%, 1/2W 3개
1kΩ 5% 1/2W 2개
5kΩ 5% 1/2W 1개
10kΩ 5% 1/2W 3개
20kΩ 5% 1/2W 3개
커패시터:10nF 1개
1uF 1개
Bipolar Junction Transistor : 2N3006(NPN)
IC:uA741 OP amp 3개
74HC04 inverter 1개
74HC86 XOR gate 1개

3. 설계실습 계획서

1. cutoff frequency 가 감소함에 따라 R과 C의 값이 증가하므로, LF의 출력 변화가 줄어들고 R과 C가 크게 증가하게 되면
출력변화가 0V에 가까운 값이 계속 나타나게 되어 VOUT은 거의 0V값을 갖게 되고 따라서 원하던 출력파형을 얻을수 없다.
2. 반대로 cutoff frequency가 증가함에 따라 R과 C의 값이 감소하므로, LF의 출력변화가 커지고 cutoff frequency를
크게 증가시키면 LF의 역할을 잘 하지 못하게 되서 VOUT의 파형이 원하던 파형과 다르게 나타난다.
따라서 원하는 출력파형을 얻기 위해서는 R, C 값을 적당하게 조절해야한다.

참고 자료

없음

이 자료와 함께 구매한 자료

*병*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

더보기
최근 본 자료더보기
탑툰 이벤트
위상 제어 루프(PLL) 예비
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업