• 파일시티 이벤트
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트
  • 위잇 도시락 이벤트

캐시,캐쉬메모리구조및동작,설계방법,Path Balancing기술

*수*
개인인증판매자스토어
최초 등록일
2009.10.06
최종 저작일
2007.05
12페이지/한글파일 한컴오피스
가격 2,000원 할인쿠폰받기
다운로드
장바구니

소개글

1. Cache정의 1
2. 캐시메모리의구조및동작 2
3. Cache의 사상 3
4. L1캐시와 L2캐시 5
5. Cache Memory 설계방법 6
6. Path Balancing 기술 9
7. DRAM종료와 특성 대조표 11
8. 참고문헌 11

목차

1. Cache정의 1
2. 캐시메모리의구조및동작 2
3. Cache의 사상 3
4. L1캐시와 L2캐시 5
5. Cache Memory 설계방법 6
6. Path Balancing 기술 9
7. DRAM종료와 특성 대조표 11
8. 참고문헌 11

본문내용

(1) 캐쉬의 크기
- 용량이 커질수록 적중률이 커지지만, 비용이 증가한다.
- 용량이 커질수록 주소 해독 및 정보 인출을 위한 주변 회로가 더 복잡해지기
때문에 액세스 시간이 다소 더 길어진다.

참고 자료

. 참고문헌
[1] 백과사전
[2] http://kingston.softbank.co.kr/
J. Gee, M.Hill, D. Pnevmatikatos, and A.Smith, "Cache Performance of the
SPEC92 Benchmark Suit," IEEE Micro, Vol.13(4), Aug.1993
[3] 고성능마이크로프로세서 캐쉬메모리의 구조 1999. 3 연세대학교 전기공학과
[4] http://www.iseebank.com/
[5] A. Agarwal and S. Pudar, "Column-Associative Caches: A Techinique for Reducing the Miss of Direct-Mapped Caches," Proc. of 20th Int`ISymp. on Computer Architecture, May 1993
[6] 최승교, Cache Momory의 성능 향상을 위한 방법연구: 三陟大學校. 1999
[7] http://samsungelectronics.com
*수*
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
최근 본 자료더보기
탑툰 이벤트
캐시,캐쉬메모리구조및동작,설계방법,Path Balancing기술
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업