[전자] 8비트 가감산기 설계

등록일 2002.03.31 한글 (hwp) | 4페이지 | 가격 900원

소개글

말그대로 8비트 가감산기 입니다.
Max Plus 를 이용하여 그래픽 위주로 만들었습니다.
시뮬레이션도 준비 되어 있습니다.

목차

1. 설계 사양
2. 설계 방식
3. 설계 접근
4. 설계 예
5. simulation

본문내용

8 비트 가감산기 를 만드는 레포트입니다.
설계도가 위주이기 때문에 본문내용은 올리지 않습니다.
이해 하세요
설계 도면과 시뮬레이션 화면이 제공됩니다.
참 : Altera Max Plus 를 이용하였습니다.

참고 자료

Altera Max Plus가 처음 사용하긴 어렵거든요
도서관에서 Altera 치면 책이 몇권 있을껍니다.
그거 한번 보세요~ 서점가도 몇권 있습니다. 당근 한글번역서
*원하는 자료를 검색 해 보세요.
  • 8비트 가감산기 4페이지
    8비트 전가산기 회로도 및 심뮬레이션 분석(전부 표와 이미지로 구성되어 있습니다)
  • XOR를 활용한 4bit_가감산기 4페이지
    지금까지 배운 half_adder와 Full_adder를 이용하여 4bit 가감산기를 만들었습니다.가감산기에 Enable단자와 입력A를 XOR를 이용하여 넣어줌으로써, Enable단자의 control에 따라서 덧셈과 뺄셈을 하도록 설계하였습니다.Simulation 파형..
  • [A+자료] 논리회로 4비트 가감산기 설계 입니다. 4페이지
    4비트 가감산기1. 목적FA 4개를 직렬로 연결하여 4-bit 가감산기를 설계한다. 설계를 통하여 가감산기 입력에 따른 출력 특성을 이해할 수 있다.2. 4비트 가감산기 논리회로설계3. VHDL을 이용한 4비트 가감산기 1) 소스entity fouurbit_lsi is..
  • 결과보고서 // 7.2의보수와 4비트 가감산기 8.플립플롭과 시프트레지스터 7페이지
    결론 및 고찰이번 실험에서는 저번실험에서 구현했던 3bit 전가산기에서 더 나아가 감산까지 가능하도록 설계하는것이 목적이었다.우리조는 이번실험에서 너무 급하게 진행하느라 가산기를 1bit씩 테스트해보지 않고 한꺼번에 구성했던탓에 어누부분에선가 잘못 연결된 부분이 있었는..
  • 2비트,4비트 가감산기[VHDL] A+자료 9페이지
    1. 2비트 가감산기entity sub2 is port ( A : in STD_LOGIC_VECTOR (1 downto 0); B : in STD_LOGIC_VECTOR (1 downto 0); D : out STD_LOGI..
  • 예비보고서 // 2의보수와 4비트 가감산기, 플립플롭과 시프트레지스터 14페이지
    1. 실험목적2의 보수에 대한 이해를 바탕으로 binary 4-bit 가 감산기를 이해한다binary 4-bit 가감산기를 구성하고 동작을 파악한다2. 실험이론논리회로에서 음수를 표현하는 세가지 방법 -> 부호절대값/ 1의 보수/ 2의 보수<부호절대값> 가장쉽게 생각..
  • 4비트 전감가산기 설계결과보고서 4페이지
    1. 간단한 이론 분석1) 4비트 전가산기 설계- 이진수의 한자리수을 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. 하위의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해 진다. 하나의 전가산기는 두개의 반가산기와 ..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [전자] 8비트 가감산기 설계