[전자] 8비트 가감산기 설계

등록일 2002.03.31 한글 (hwp) | 4페이지 | 가격 900원

소개글

말그대로 8비트 가감산기 입니다.
Max Plus 를 이용하여 그래픽 위주로 만들었습니다.
시뮬레이션도 준비 되어 있습니다.

목차

1. 설계 사양
2. 설계 방식
3. 설계 접근
4. 설계 예
5. simulation

본문내용

8 비트 가감산기 를 만드는 레포트입니다.
설계도가 위주이기 때문에 본문내용은 올리지 않습니다.
이해 하세요
설계 도면과 시뮬레이션 화면이 제공됩니다.
참 : Altera Max Plus 를 이용하였습니다.

참고 자료

Altera Max Plus가 처음 사용하긴 어렵거든요
도서관에서 Altera 치면 책이 몇권 있을껍니다.
그거 한번 보세요~ 서점가도 몇권 있습니다. 당근 한글번역서
*원하는 자료를 검색 해 보세요.
  • 8비트 가산기 디지털회로실험 예비보고서 4 페이지
    지난 실험에서 7-세그먼트 디코더 회로를 쿼터스2 프로그램을 이용해 논리도를 그려 구성했다. 이번에는 verilog HDL 코드를 이용해 8비트 7-세그먼트의 동작을 시뮬레이션으로 확인해보는 실험을 해보았다. 코드를 해석해보면..
  • 8비트가산기 2 페이지
    1. 실험목적 지난 실험의 가산기에 기초하여 4비트 가산기를 구성하여 보고 이해한다. 그리고 4비트 가산기를 사용하여 8 비트 가산기 회로를 구성하여 보고 동작을 확인한다. 2. 이론 가산기란 이진수의 덧셈을 하는 ..
  • 디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 8장(8비트 가산기) 예비보.. 5 페이지
    예 비 보 고 서 < 실험 8 : 8비트 가산기 > 1. 목적 1) 4 비트 가산기를 사용하여 8비트 가산기 회로를 구성한다. 2) 브레드보드와 TTL을 사용하여 응용회로를 구성하고 동작을 측정한다. 3) 전원..
  • [verilog]8비트 가감산기 설계 5 페이지
    5. 회로를 요구사항에 맞춰서 설계하기 ①모드 설정을 위해서 위와 같은 방법을 사용하여 설계하였습니다. ②OverFlow는 MSB가 다른 경우에는 발생하지 않으며 MSB가 다른 경우 중 캐리 아웃과 그 전 캐..
  • 디지털실험 3 - 2비트 전가산기 결과레포트 11 페이지
    입력이 주어졌을 때, 각 출력의 자리올림과 합의 상태를 동시에 나타내어 주는 것을 위의 표를 보면 알 수 있다. 1V 미만인 mV 단위의 값들은 0이 되고, 4V 이상의 값들은 1의 결과가 나옴으로써, 시뮬레이션 결과와 값이 ..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서