[전자공학실험] ASIC 설계 전가산기 MUX

등록일 2002.03.29 한글 (hwp) | 8페이지 | 가격 900원

목차

전가산기
▲ 이론
▲ CODE
▲ 결과 파형 및 고찰

Multiplexer
▲ 이론
▲ CODE
▲ 결과 파형 및 고찰

본문내용

▲ 이론
반가산기는 2진수 한 자리만 계산할 수 있으므로 두 자리 이상을 계산할 때 사용 할 수 없다.
일반적인 계산에서는 여러 자리인 2진수를 덧셈하게 된다. 두 자리 이상을 덧셈할 때는 아랫자리에서 올라온 자리올림을 덧셈하여 두 자리의 합을 계산하고, 자리올림은 다음 자리에서 함께 계산하도록 하여야 한다. 두 자리 2진수와 자리올림을 함께 덧셈하는 회로를 전가산기(FA : full adder)라 한다.

전가산기는 A, B의 입력 변수와 아랫자리에서 올라온 자리올림 C가 여덟 가지 조합을 이루며, 이들 각각에 대한 합 S와 윗자리로 전해 주는 자리올림 Cn에 대한 진리표는 표 1-1과 같고, 이에 대한 카르노도는 그림 1-2과 같다.
*원하는 자료를 검색 해 보세요.
  • 전가산기 구성,2개의 4-입력 Multiplexer를 감산기로 사용(예비보고서) 3페이지
    목적 1. 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다. 2. 2개의 4-입력 Multiplexer를 감산기로 사용하는 것을 익힌다. 원리 1. 멀티플렉서(Multiplexer) 멀티플렉..
  • [asic] asic 전가산기 4페이지
    1. 문제 설명 VHDL 프로그램을 사용하여 전가산계산기를 반가산기 2개와 OR GATE를 사용하여 Behavioral Modeling 방법으로 프로그래밍을 하고 그 결과를 출력하라. 2. 기본적인 이론 ..
  • [asic] 8X1멀티플렉서(mux) 2페이지
    1. 문제 설명 VHDL 프로그램을 사용하여 8X1멀티플렉서를 Behavioral Modeling 방법으로 프로그래밍을 하고 그 결과를 출력하라.
  • [asic] vhdl을 이용한 전가산기 설계 5페이지
    1. 실험이론 전가산기란? 전가산기는 3개의 입력비트의 합을 계산하는 조합회로이며, 3개의 입력과 2개의 출력으로 구성된다. A와 B로 표시된 두개의 입력변수는 더해 질 현재 위치의 두 비트이며, C_in으로 표시된 세..
  • 결과보고서 실험 4. 멀티플렉서와 디멀티플렉서( Multiplexer & Demultip.. 4페이지
    < 목 적 > 멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 원리를 이해하고 실험을 통해 동작을 확인한다. < 실험 과정 및 결과 > 실험 1. 멀티플렉서 (1) Enable ..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기