[전자공학실험] ASIC 설계 전가산기 MUX

등록일 2002.03.29 한글 (hwp) | 8페이지 | 가격 900원

목차

전가산기
▲ 이론
▲ CODE
▲ 결과 파형 및 고찰

Multiplexer
▲ 이론
▲ CODE
▲ 결과 파형 및 고찰

본문내용

▲ 이론
반가산기는 2진수 한 자리만 계산할 수 있으므로 두 자리 이상을 계산할 때 사용 할 수 없다.
일반적인 계산에서는 여러 자리인 2진수를 덧셈하게 된다. 두 자리 이상을 덧셈할 때는 아랫자리에서 올라온 자리올림을 덧셈하여 두 자리의 합을 계산하고, 자리올림은 다음 자리에서 함께 계산하도록 하여야 한다. 두 자리 2진수와 자리올림을 함께 덧셈하는 회로를 전가산기(FA : full adder)라 한다.

전가산기는 A, B의 입력 변수와 아랫자리에서 올라온 자리올림 C가 여덟 가지 조합을 이루며, 이들 각각에 대한 합 S와 윗자리로 전해 주는 자리올림 Cn에 대한 진리표는 표 1-1과 같고, 이에 대한 카르노도는 그림 1-2과 같다.
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기