[논리회로] 2비트 비교기

등록일 2002.03.26 한글 (hwp) | 4페이지 | 가격 500원

목차

1. 2비트 비교기의 진리표 및 카르노맵
2. 2비트 비교기의 JEDEC 파일
3. 고찰
4. PSPICE 결과

본문내용

3. 고찰
우리가 이번에 한 실험은 두 수중 한 수가 다른 수보다 큰가, 작은가 아니면 같은 가를 결정하는 동작이다. 2개의 N비트의 수를 비교하기 위한 회로는 22N개의 기입항을 진리표로 가지고 있으며 3비트 이상만 해도 번거롭게 된다. A가 B보다 큰가 또는 작은가를 결정하기 위해서는 가장 높은 위치의 비트로부터 시작하여 비트쌍들의 상대적 크기를 검사한다. 그 두 숫자가 같으면, 다음으로 낮은 위치의 비트쌍을 비교한다. 같지 않은 비트쌍에 도달할 때까지 이 비교를 계속한다. 이외의 경우는 등가를 표시하게 된다. 이와 같은 이론을 바탕으로 진리표를 위와 같이 설계하였고 카르노맵의 결과까지 얻을 수 있었다. 다음에 나타내는 JEDEC파일을 이용하여 GAL소자의 내용을 입력하였고 실험하여 진리표와 같은 결과값을 얻었다. 그러므로 실험은 매우 양호하게 진행되었다.
*원하는 자료를 검색 해 보세요.
  • 시프트 플립플롭 실험보고서 6 페이지
    4. 이론 ① 시프트 레지스터는 잠정적인 데이터 저장을 목적으로 일련의 플립플롭들을 연결한 것으로서, 클럭 펄스(CLK) 가 들어올 때 마다 저장 데이터들(2진 정보)이 좌우의 플립플롭들로 이동한다. 시프트 레지스터는 데이..
  • RS 플립플롭 실험 보고서 7 페이지
    T 플립플롭은 토글(toggle) 플립플롭 또는 트리거(trigger) 플립플롭이라고도 한다. 입력이 들어올 때마다 출력의 상태가 바뀌는 성질을 갖고 있다. T플립플롭은 RS 플립플롭의 두 입력 S와 R을 각각 Q와 Q로 취한..
  • 래치와 플립플랍 예보 6 페이지
    1. 실험목적 여러 종류의 Flip-flop을 구성하여 그 동작 특성을 알아본다. 2. 실험이론 1) Latch - 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. - Latch는 하나의 데이터 입력, 하..
  • 플립플롭 실험 예비보고서 입니다 5 페이지
    1. 실험 제목 -플립플롭(Flip-Flop) 2. 예비보고서 (1) NAND 게이트로 이루어진 R-S 플립폴롭을 설계하라. (2) 그림 2에 Clear과 Preset 기능을 추가하라. (3) 표 2과 표 ..
  • verilog - D 플립플랍의 setup time, hold time 구하기 4 페이지
    ⦁ D-FF 구현할 때, 참고할 점 module dff_rst (D, RST, CL, Q); input D, RST, CL; output Q; reg Q; always @(posedge CL or negedge RST..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서