디지털 시스템 설계 - UART 를 이용한 FPGA의 LCD 구동
- 최초 등록일
- 2009.09.01
- 최종 저작일
- 2008.12
- 13페이지/ MS 워드
- 가격 3,000원
소개글
디지털 시스템 설계를 수강하면서 작성한 보고서 입니다.
Universal Asynchronous Receiver/Transmitter를 하드웨어로 설계하는 과제에 이어 이를 통해 FPGA의 LCD를 구동시키는 것에 대한 보고서 입니다.
수많은 그림과 설명이 포함되어 있습니다.
총 13페이지의 보고서 입니다.
UART의 구동, FPGA의 code 적용, LCD 모듈의 설계 등에 대한 내용이 들어 있습니다.
비슷한 과제에 대한 설계 보고서가 필요하신분 LCD 모듈에 대한 이해가 필요하신 분들에게 도움이 될 것입니다.
목차
1. Problem Statement and Design Specification
- UART module
- Complete UART
- 8*64 memory – RAM
- Memory initializer
- Control logic
- LCD controller module
2. Test Plan & Verification
- 8*64 memory
- Memory initializer
- UART module & Top module
- Total system
3. Discussion
본문내용
1. Problem Statement and Design Specification
이번 프로젝트는 1차 프로젝트에서 수행하였던 complete UART의 활용의 한 예라고 할 수 있다. 이번 프로젝트의 큰 틀은 바로 UART를 통해 데이터를 전송시키고 전송된 데이터를 LCD로 다시 보내어 이를 출력하는 것이다. 프로젝트의 큰 block diagram은 다음과 같다.
상기의 system은 2개의 UART module과 LCD controller, FPGA 단으로 구성되어 있다. UART1에서 UART2로 데이터를 전송한 후 이를 UART2에서 LCD controller로 재전송 하여 FPGA의 LCD창에 띄우는 것이 금번 프로젝트의 목적이다.
각각의 UART는 control logic, memory initializer, 8*64 memory, complete UART로 구성되어 있다. 송신 단 UART에서 reset 신호에 따라 memory initializer에서 8*64 memory를 초기화 시킨 이후 tx_start 신호가 뜨게 되면 complete UART로 8bits의 parallel data communication을 통해 전송한다. 이렇게 전송된 신호는 지속적으로 수신 단 UART로 serial data communication의 형태를 통해 데이터를 전송한다. 이 경우 데이터는 송신 단 UART에서 수신 단 UART로 보내지는 것이며 이름과 생년에 해당하는 아스키 코드를 전송한다. 이렇게 전송된 데이터는 수신 단에서 다시 8bits parallel data communication을 통해 이미 0으로 초기화된 수신 단의 8*64 memory로 저장된다. 전송이 끝난 이후 수신 단 UART는 LCD controller로 ob_en과 descry_bit를 이용하여 데이터를 serial 하게 다시 전송한다. 그리고 이 데이터는 dual speed ram에 저장된 후 이를 FPGA로 다시 전송하여 LCD 창에 뜨도록 만든다. 이 과정이 이번 프로젝트의 정확한 흐름이라고 할 수 있다.
참고 자료
없음