• 파일시티 이벤트
  • LF몰 이벤트
  • 캠퍼스북
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

[전기전자기초실험] FSM 설계 실험 예비보고서

*상*
최초 등록일
2009.07.29
최종 저작일
2008.11
5페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

소개글

연세대학교 전기전자공학부 전기전자기초실험 보고서입니다.
A0 획득한 보고서에요~ 많이 이용해 주세요ㅋ

목차

① 상태천이표와 상태도 verilog HDL을 이용하여 구현
② 초콜렛 자판기 제어기 verilog HDL을 이용하여 구현
③ 차량 속도 제어기 verilog HDL을 이용하여 구현
④ 교통신호 제어기 상태도 작성, verilog HDL을 이용하여 구현

본문내용

① 상태천이표와 상태도 verilog HDL을 이용하여 구현
module fsm_state (clk, in, out, state);

input clk, in;
output out;
output [3:0] state;
reg out;
reg [3:0] state;
parameter [2:0] state0=0, state1=1, state2=2, state3=3, state4=4;

always @ (posedge clk) begin
if (in) begin
case(state)
state0 :begin
state=state1;
out=0;
end
state1 :begin
state=state2;
out=1;
end
state2 :begin
state=state3;
out=0;
end
state3 :begin
state=state4;
out=1;
end
state4 :begin
state=state0;
out=0;
end
endcase
end
else begin
case(state)
state0 :begin
state=state0;
out=0;
end
state1 :begin
state=state0;
out=0;
end
state2 :begin
state=state0;
out=0;
end
state3 :begin
state=state3;
out=0;
end
state4 :begin
state=state0;
out=0;
end
endcase
end

end
endmodule

참고 자료

없음
*상*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

최근 본 자료더보기
  • 프레시홍 - 전복
탑툰 이벤트
[전기전자기초실험] FSM 설계 실험 예비보고서
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업