래치와 플립플롭

등록일 2002.03.18 한글 (hwp) | 10페이지 | 가격 1,000원

목차

실험목적
1) RS-Latch
2) D-Latch
3) 클록부착 RS, D-Latch

플립플롭 (Flip-Flop)
2-1) RS 플립플롭
2-2) D 플립플롭
2-3) T 플립플롭
2-4) JK 플립플롭
부연설명
피드백이란?
플립플롭이란?
래치란(latch)?
D 래치와 D 풀리풀롭의 차이점
래치를 다른이유

본문내용

실험 목적
순차식 논리회로의 기본 소자인 플립플롭과 래치의 여러 종류(D타입, T타입, RS타입, JK타입)에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.

1) RS-Latch
래치에는 여러 가지 종류가 있으며, 그 동작특성과 역할이 다르지만 가장 기본적인 것이reset-set 래치이다. RS래치의 구성도에서 보면 RS래치는 두 개의 출력단자를 갖고 있는데, 여기서 Q출력은 set, 바 출력은 reset 출력이라 한다.
RS래치가 정상적으로 동작하고 있을 때에는 Q와 는 서로 상보관계에 있다. 래치에는 일반적으로 Q출력이 High이고, 출력이 low이면 set상태에 있다고 하며, 이와는 반대로 Q출력이 low이고 출력이 high일 때는 reset 상태에 있다고 한다. 또 RS래치에는 두 개의 입력단자인 set 입력과 reset 입력이 있는데 set 입력이란 플립플롭에 active입력 즉, 정논리에서는 high전압, 부논리에서는 low전압을 인가하였을 때 래치가 set 상태로 된다는 것을 의미한다. 마찬가지로 reset 입력에 active 입력을 인가하면 래치는 reset 상태로 된다.

*원하는 자료를 검색 해 보세요.
  • [실험결과보고서]D 래치 및 D 플립플롭 JK 플립플롭 5 페이지
    래치 및 D 플립-플롭 / JK 플립-플롭 실험목표 래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증 NAND 게이트와 인버터를 이용한 게이트디 D 래치 구성 및 시험 D 플립-플롭의 테스트 및..
  • [디지털] 플립플롭(flip-flop) 종류 6 페이지
    플립플롭(flip-flop)이란? 플립플롭(flip-flop)은 1개의 bit 정보를 기억할 수 있는 기억 회로이다. 플립플롭(flip-flop)은 외부에서 입력을 가하지 않는 한 원래의 상태를 유지한다. 플립플롭(flip-f..
  • 결과보고서 실험 5. 래치와 플립플롭(Latch & Flip-Flop) 3 페이지
    클럭 입력을 가진 R-S F/F 회로 → 클럭 입력을 가진 R-S F/F 실험 결과 클럭값이 `1` 일 때 앞의 R-S Latch 는 동작하였고, 뒤의 Latch 는 동작하지 않았다. 또한, 클럭이 `0`일 때는 반대로 ..
  • 쌍안정멀티바이브레이터 6 페이지
    1. 실험 목적 1) 여러 가지 쌍안정멀티바이브레이터(Flip - Flop)의 특성과 종작에 대한 학습한다. 3. 실험 관련 지식 1) 플리플롭의 정의 - 순차논리회로는 입력에 의해서만 출력이 결정되는 조합논리..
  • 디지털실험 9 - 플립플롭의 기능 결과레포트 5 페이지
    이번 실험의 목적은 래치 회로의 기능을 이해함과 동시에 R-S, D, JK 플립플롭의 구조 및 동작원리를 이해하는데 있었다. 실험을 하기 전에 각 용어들에 대한 기본 개념들을 간단히 조사하여 보았었는 것이 도움이 많..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서