op-amp

목차

● 연산증폭기란
● 이상적인 연산증폭기
● 주요 전기적 특성
● 기본 선형증폭기
● 반전증폭기
● 비반전증폭기
● 가산기
● 감산기
● 미분기와 적분기

본문내용

● 연산증폭기란
오늘날의 연산증폭기는 보통 외부에 피이드백회로를 첨가하여 응답특성을 조정하는 고이득 증폭기를 일컫게 된다.
연산증폭기의 동작은 아래그림에 보는 바와 같이 두 입력단자(2,3)의 입력전압 차(연산)를 수배에서 수만배(증폭기)되게 출력(6)시키는 소자이다.
이때 2번단자의 전압이 크면 -출력전압이, 3번 단자의 전압이 크면 +전압이 출력된다.
연산증폭기가 제대로 동작할 수 있도록 외부에서 인가되는 전원도 보통 +Vcc와 -Vcc가 함께 사용된다.
Vcc는 대개 9[V]에서 24[V]사이이다.
그러나 연산증폭기의 출력은 운이 좋아 수만배되더라도 외부에서 인가한 전원전압의 절대값을 넘을 수는 없다.
예를 들면, 2번 단자에 3[V], 3번 단자에 2[V]가 입력되고, 전원전압이 각각 15[V], -15[V]이고, 이득이 10,000이라면 그 출력은 -(3-2)10,000=-10,000[V]가 아니고 -15[V]만이 출력으로 나오게 된다.

참고 자료

없음