[VHDL 프로그램] VHDL 총정리

등록일 2002.02.18 한글 (hwp) | 18페이지 | 가격 2,000원

소개글

vhdl을 처음 접하는 분들에게 조금이나마 유용하게 이용되길 바랍니다.

목차

1) 배경
탑-다운 설계 (Top-Down Design)
2) VHDL의 장점
3) 용어의 정의와 표현
◈ VHDL 규칙과 표현
2. VHDL의 기본 구성과 표현
Entity 선언과 Architecture Body 선언
객체(Object)와 자료형(Data Type) 및 연산자(Operator)
◈ Port로 선언하는 방법
Signal로 선언하는 방법
Variable로 선언하는 방법
Constant로 선언하는 방법
3. 연산자(Operator)
동작적 표현(Behavioral Description)과 구조적 표현(Structural Desciption)
1. 동작적 표현은 자료흐름적 표현과 Process문에 의한 표현으로 나뉘어 진다.
2. 구조적 표현은 동작적 표현보다 하드웨어 구조에 가장 가까운 표현이라 할 수 있다.
◈ 반복생성의 개수를 위한 매개상수
◈ 입출력의 크기를 위한 매개상수
순차 처리문과 병행 처리문
◈ 기억소자가 내포된 if문
◈ While-Loop형식
2. 병행 처리문

본문내용

1) 배경
VHDL은 80년대초 미 국방성(DoD; Department of Depense)의 요구에 따라 연구되기
시작하여 1987년 12월에 IEEE 1076 표준안으로 발표되어 1992년에 표준화 되었다.
미 국방성에서 하드웨어 기술 언어를 개발하고, 표준화 해야 할 필요성을 느끼기 시작한것은 무기 체제에 채용되는 전자장비의 개선과, 유지보수 하는데 과도한 경비의 지출이 요구되었기 때문이다.
최신 무기체제의 개발은 보통 2-30년이 소요되며 개발도중 발전된 기술을 채용하기위해서는 그 이상의 시간이 걸리는 것이 보통이었다. 결과적으로 새 기술을 채용하고 유지하는데 드는 비용은 처음에 예상했던 것보다 상상외로 과도한 것이 되어 버린다.
새 기술을 비록 DoD에서 소유 하더라도 기존의 무기체제에 적용하기 위해서는 많은 어려움을 격게 되는 것이 사실이었다. 만일 DoD에서 새롭게 개발된 기술을 기존의 무기체계에 도입하기로 결정 했다면 몇 가지 고려할 사항이 필요해 진다.
기존의 무기에 새기술이 이용된 부품을 채택하려면 원래의 장비 제작자는 새 부품에 맞도록 공정을 새로 구성해야 하며, 기존 부품의 수명 기간동안 예비 부품들을 유지하는데 필요한 경비의 부담을 안게 된다.

참고 자료

알테라 MAX plus
*원하는 자료를 검색 해 보세요.
  • VHDL 이론 20페이지
    VHDL HDL이전의 하드웨어 설계에서는 주로 레이아웃 편집기(layout editor)나 스키메틱 편집기(schematic editor)를 이용해 작은 블록을 설계하고 이것을 이용해 큰 블록을 설계하는 상향식 설계(bottom-up)를 했다. 하지만 설계해야 할 회로..
  • VHDL의 기초 및 문법 13페이지
    1.1 VHDL에 대하여 HDL과 PLD의 발전으로 디지털 시스템 개발의 변화를 주도하고 있다. HDL은 크게 VHDL과 verlog HDL이 널리 사용되고 있으며 PLD소자로는 소용량의 PAL, GAL에서 대용량의 GPLD, FPGA로 사용이 변화되고 있다. VHDL..
  • [디지털 논리 회로]VHDL 기초 1페이지
    VHDL의 기초 VHDL의 개념 하드웨어 기술언어(HDL)의 일종 직접 회로를 그려서 하드웨어를 설계하는 방식과는 방대로 HDL의 문법에 따라 합성하여 하드웨어의 동작을 기술 VHDL의 사용 목적 하나의 칩에서 모든 기능을 수행할 수 있는 집적회로의 필요 설계 변경과 ..
  • VHDL 6페이지
    1. VHDL이란 -VHDL이란 VHSIC Hardware Description Language의 약자로 반도체 회로 설계용 언어 -VHDL은 Word Processor처럼 회로 설계를 위한 도구일 뿐이다. 장점: ? 하드웨어 기술 언어로서의 표준화된 형태 제공 ? 특..
  • [임베디드]VHDL 기본 실습-표현방식, 객체, 연산자 14페이지
    실습 1 : VHDL 기본 실습 I (표현방식, 객체, 연산자) ■ 실습결과보고서 실습일자 : 2006 년 3 월 14 일 화 요일 실습제목 : VHDL 기본 실습 I(표현방식, 객체, 연산자) 작성자 : 조 학번 : 2000154002 이름 : 강동우 1.1 실습 목..
  • VHDL을 이용한 디지털 회로설계 21페이지
    R E P O R T _______________ 제 목 과 목 교수님 학 과 학 번 성 명 제출일 개 요 _________ 1. VHDL 이란 2. 간단한 VHDL 모델링과 VHDL의 기본표현 3. VHDL 기본 구성 4. 자료형과 객체 5. 절차적?기능적?데이터 ..
  • VHDL문법 7페이지
    ◈ VHDL의 기본 구조 ◈ VHDL의 Compuiter Language로서의 특징 - 대, 소문자를 가리지 않는다. - Comment(주석)처리는 '--'로 한다. - 한 Line의 끝은 ';'로 한다. - Space와 Tab으로 낱말과 낱말을 구분한다. - Date..
더보기

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [VHDL 프로그램] VHDL 총정리