쿼터스 VHDL을 이용한 디지털 시계 설계 결과

소개글

쿼터스 VHDL을 이용한 디지털 시계 설계 결과
Qutus 프로그램을 사용하였고 VHDL을 이용하여 구현해보았습니다.
시뮬레이션 결과 파형을 도출과 결론도출

목차

개요
설계 및 구현방법
VHDL 소스
시뮬레이션 결과
느낀점

본문내용

1. 시계의 기능
 watch
 Stop watch 기능
 alarm 기능
2. 시계의 작동원리
 동기식 카운터와 6진과 10진 12진 카운터를 이용
 시 / 분 / 초의 앞부분은 6진, 뒷부분은 10진 카운터 사용
Stop watch 기능은 1/100 초 까지 측정가능하며, 분
단위까지 표시
 alarm 기능은 시간과 분을 설정

시계의 기능 / 작동원리
스위치 설정 부분
 스위치에서 들어오는 제어신호를 각부에 전달
시계 설정 부분
초와 분은 10진 카운터와 6진 카운터로 구성
 시 부분은 12진 카운터를 이용.
Alarm /Stop Watch 설정 부분
Alarm 은 시간과 분으로 설정
 Stop Watch 의 시작,정지의 두 가지 상태를 결정하는
2진 카운터로 100Hz의 클럭을 갖는 10진 카운터
두 개를 연동해 작동 (1/100 초)
LED 부분
각 부에서 나온 신호를 7-segment로 표시.

참고 자료

없음