플립플롭 예비보고서

등록일 2001.11.18 한글 (hwp) | 9페이지 | 가격 500원

소개글

피스파이스로 돌린 결과값이 실험방법에 있습니다..
물론 에러도 많이 났지만.. ^^;;
조금이나마 도움이 되었으면 합니다.. *^^*

목차

1.실험목적
2.실험이론
3.기기 및 부품
4.실험방법

본문내용

1.실험목적
(1)RS 플립플롭의 기본 개념을 파악하고 RS-Latch와의 차이점을 발견한다.
(2)D 플립플롭의 기본 개념을 파악하고 D-Latch와의 차이점을 발견한다.
(3)JK 플립플롭의 구성과 동작 특성 및 레이스 현상에서 나타나는 문제점을 파악한다.
(4)Master-Slave JK 플립플롭의 구성과 동작 특성을 익힌다.
2.실험이론
(1)RS-플립플롭(RS-Flip Flop)
래치는 어떤 입력 레벨에 의해서 제어되는 데 플립플롭은 클록 입력이라고 부르는 트리거 신호에 의해서 제어된다. 플립플롭의 출력은 쿨록(clock)입력이 0에서 1또는 1에서 0으로 바뀔 때 동시에 상태를 바꿀 수 있다. 플립플롭은 주로 클록신호의 앞가장자리(leading edge)나 뒷가장자리(tailing edge)에서 트리거되므로 이들을 특히 에지 트리거(edge-triggered) 플립플롭이라고 부르는 경우가 많다.
그림 10-1에 RS-플립플롭 회로를 나타내고 있다. 여기서 앞단의 2개의 NAND게이트를 추가함으로써 S(Set),R(Reset) 및 Cp(clock pulse)의 3가지 입력을 갖게 된다. Cp의 Gate 입력이 로직 1인 한 RS 래치의 동작과 같으나 플립플롭에서는 싱글 펄스(Single pulse),즉 클록 입력이라고 불리는 트리거 신호의 천이(switching)에 의해서 제어된다.
*원하는 자료를 검색 해 보세요.
  • [예비,결과]S-R 플립플롭, J-K 플립플롭 6페이지
    14장 S-R 플립플롭, 15장 J-K 플립플롭 1. 실험목적 가. S-R 플립플롭의 구조와 동작 원리를 이해하고, 기본 2진 기억소자로서 Latch를 이해한다. 나. J-K 플립플롭의 구조와 동작 원리를 이해한다. 2. 관련이론 가. 플립플롭은 쌍안정 멀티바이브레이..
  • 디지털공학-JK플립플롭의 문제점 4페이지
    디지털공학 교수님 주제 : JK플립플롭의 문제점 1. JK 플립플롭(JK F/F) - RS 플립플롭: 입력단자 S와 R이 동시에 1일 경우, Q의 상태가 불안정 - D 플립플롭에서는 입력이 항상 같은 값이 입력되지 않도록 만들어 사용 - JK 플립플롭은 RS 플립플롭에..
  • 플립플롭[FF]의종류 총정리!!!리포트! 7페이지
    플립플롭의 종류[D-FF 회로도][D-FF 기호] [D-FF 진리표][D-FF 특성표] [D-FF 특성방정식] [D-FF 여기표][D-FF 동작파형][JK-FF 기호] [JK-FF 진리표][JK-FF 특성표] [JK-FF 여기표][JK-FF K-MAP과 특성방정식] [..
  • 플립플롭 보고서 6페이지
    실험목적 1. SR 플립플롭의 운리 및 동작을 이해한다. 2. 래치회로의 원리 및 동작을 이해한다. 3. JK 및 D 플립플롭의 원리 및 동작을 이해한다. (1) JK 플립플롭 JK 플립플롭 : RS 플립플롭을 개량하여 S와 R가 동시에 입력되더라도 현재 상태의 반대인..
  • [디지털] 플립플롭(flip-flop) 종류 6페이지
    플립플롭(flip-flop)이란? 플립플롭(flip-flop)은 1개의 bit 정보를 기억할 수 있는 기억 회로이다. 플립플롭(flip-flop)은 외부에서 입력을 가하지 않는 한 원래의 상태를 유지한다. 플립플롭(flip-flop)의 출력정보는 2가지인데 서로 보수 ..
  • 플립플롭(결과) 4페이지
    시스템 제어공학과&아날로그 및 디지털 회로실험, 금요일 1,2,3,4교시 차 례 1. 목 적 2. 서 론 3. 이 론 4. 실 험 기 기 및 부 품 5. 실 험 결 과 표 6. 오 차 요 인 7. 결 론 8. 참 고 문 헌 9. 조 원 의 견 산술 논리 연산(결과) 1..
  • Ch6 Digital 연산회로, Ch7 FF 4페이지
    예비 - 5 - 6장 실험순서 1. 그림 8의 4-bit even-parity generator/checker 실험회로를 결선하시오. D0, 1, 2, 3 입력에 1=H(5V) 와 0=L(0V)의 조합을 인가하고 Switch SW의 ON/OFF 상태에 따른 P와 Y를..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      플립플롭 예비보고서