플립플롭 예비보고서

소개글

피스파이스로 돌린 결과값이 실험방법에 있습니다..
물론 에러도 많이 났지만.. ^^;;
조금이나마 도움이 되었으면 합니다.. *^^*

목차

1.실험목적
2.실험이론
3.기기 및 부품
4.실험방법

본문내용

1.실험목적
(1)RS 플립플롭의 기본 개념을 파악하고 RS-Latch와의 차이점을 발견한다.
(2)D 플립플롭의 기본 개념을 파악하고 D-Latch와의 차이점을 발견한다.
(3)JK 플립플롭의 구성과 동작 특성 및 레이스 현상에서 나타나는 문제점을 파악한다.
(4)Master-Slave JK 플립플롭의 구성과 동작 특성을 익힌다.
2.실험이론
(1)RS-플립플롭(RS-Flip Flop)
래치는 어떤 입력 레벨에 의해서 제어되는 데 플립플롭은 클록 입력이라고 부르는 트리거 신호에 의해서 제어된다. 플립플롭의 출력은 쿨록(clock)입력이 0에서 1또는 1에서 0으로 바뀔 때 동시에 상태를 바꿀 수 있다. 플립플롭은 주로 클록신호의 앞가장자리(leading edge)나 뒷가장자리(tailing edge)에서 트리거되므로 이들을 특히 에지 트리거(edge-triggered) 플립플롭이라고 부르는 경우가 많다.
그림 10-1에 RS-플립플롭 회로를 나타내고 있다. 여기서 앞단의 2개의 NAND게이트를 추가함으로써 S(Set),R(Reset) 및 Cp(clock pulse)의 3가지 입력을 갖게 된다. Cp의 Gate 입력이 로직 1인 한 RS 래치의 동작과 같으나 플립플롭에서는 싱글 펄스(Single pulse),즉 클록 입력이라고 불리는 트리거 신호의 천이(switching)에 의해서 제어된다.

참고 자료

없음