[전자계산기설계] counter

등록일 2001.11.17 한글 (hwp) | 1페이지 | 무료

목차

counter

본문내용

verilog로 짠 4bit counter
*원하는 자료를 검색 해 보세요.
  • counter 응용회로 7 페이지
    설계 개요 카운터와 시프트레지스터 및 게이트를 응용한 설계작품을 제작. 푸쉬스위치의 버튼을1회 누를 시 10초간 동작하는 회로를 만들어 본다. 동작 시에 버튼이 눌리면 시간은 누적되도록 한다. 개념 블록도 555타이..
  • 카운터결과보고서 12 페이지
    1. 예비조사 및 실험내용의 이해 1.1 카운터 란? 카운터(counter)는 시프트 레지스터와 마찬가지로 일련의 플립플롭을 연결한 회로지만 그 연결하는 방법에 있어서 시프트 레지스터와 다르다. 카운터 회로에서는 주어진..
  • VHDL을 이용한 Simple up counter설계 4 페이지
    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity up_co..
  • Xilinx IP core의 설계 및 VHDL의 기초 설계법 29 페이지
    서론 다음 보고서는 VHDL을 이용한 간단한 설계 실습 및 Xilinx IP Core의 사용법을 기술하였다. 알테라의 쿼터스 컴파일러와는 달리 Xilinx의 ISE 컴파일러는 무료컨텐츠로 IP Core를 지원하고 있다. 이에..
  • VHDL을 이용한 Simple up down counter설계 4 페이지
    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity up_down..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기