[디지털] VHDL 강좌14

등록일 2001.11.11 한글 (hwp) | 8페이지 | 가격 1,000원

소개글

오늘은 조금 다루어보지 않은 회로를 잠깐 다루겠습니다. 그리고 나서 조금 복잡한 회로로 들어가도록 하겠습니다. 오늘 예제는 4*4 multiplier, T Flipflop, 3-state buffer의 설계 그리고 레지스터의 설계와 Shift 레지스터를 다루겠습니다. 곱셈기에 대해서는 조금 뒤에 자세하게 다루도록 하겠습니다.
먼저 이 예제는 가장 보편적인 예제입니다. 누구나 설계할 수 있는 형식을 취하고 있습니다. 그러나 여러분이 설계자의 입장이라면 이런 예제를 기준으로 좀더 복잡한 알고리즘을 가지고 회로의 크기가 작고 속도가 빠른 회로를 설계해야 할 것입니다. 이런 부분은 누가 가리켜주는 부분이 아닙니다. 자기 스스로 연구해야 하는 분야입니다.
ex1) 4×4 Multiplier

목차

없음

본문내용

오늘은 조금 다루어보지 않은 회로를 잠깐 다루겠습니다. 그리고 나서 조금 복잡한 회로로 들어가도록 하겠습니다. 오늘 예제는 4*4 multiplier, T Flipflop, 3-state buffer의 설계 그리고 레지스터의 설계와 Shift 레지스터를 다루겠습니다. 곱셈기에 대해서는 조금 뒤에 자세하게 다루도록 하겠습니다.
먼저 이 예제는 가장 보편적인 예제입니다. 누구나 설계할 수 있는 형식을 취하고 있습니다. 그러나 여러분이 설계자의 입장이라면 이런 예제를 기준으로 좀더 복잡한 알고리즘을 가지고 회로의 크기가 작고 속도가 빠른 회로를 설계해야 할 것입니다. 이런 부분은 누가 가리켜주는 부분이 아닙니다. 자기 스스로 연구해야 하는 분야입니다.
ex1) 4×4 Multiplier
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_signed.all;
entity multi is
port ( a, b : in std_logic_vector(3 downto 0);
prod : out std_logic_vector(7 downto 0));
end multi;
architecture rtl of multi is
signal p0,p1,p2,p3 : std_logic_vector(7 downto 0);
constant zero : std_logic_vector := "00000000";
begin
*원하는 자료를 검색 해 보세요.
  • [9주차] DIGITAL CLOCK 13페이지
    1. Purpose FPGA회로 설계 검증용 장비인 RoV-Lab을 이용하여, 기본적인 DIGITAL CLOCK을 구현한다. 이를 위해, DIGIT 표시방식인 SEGMENT와 FPGA 보드에서 나오는 4Mhz의 오실레이..
  • vhdl과 fpga kit을 이용한 디지털 계산기 설계 10페이지
    1. Purpose Xilinx 소프트웨어를 이용하여 계산기의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 계산기능을 수행하는지 여부를 확인한다. 2. Problem Statement ① Describe ..
  • 디지털회로 VHDL 레포트 (Max 2 Plus ) 10페이지
    이미지 자료입니다.
  • vhdl을 이용한 FPGA 킷에서의 디지털 시계 구현 8페이지
    1. Purpose Xilinx 소프트웨어를 이용하여 디지털 시계의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 시간이 표시되는지 여부를 확인한다. 2. Problem Statement ① Describe..
  • 10진 카운터설계 4페이지
    1. Source Program library ieee; -- 사용할 library들을 선언한다. use ieee.std_logic_1164.all; -- IEEE표준 library를 사용. use ieee.std_lo..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [디지털] VHDL 강좌14