[디지털] VHDL 강좌10

등록일 2001.11.11 한글 (hwp) | 6페이지 | 가격 1,000원

소개글

우선 Constant에 대해서 먼저 설명하겠습니다. Signal과 Variable의 차이점은 좀 미세한 부분이 많아서 둘을 비교해 가면서 설명하는 것이 좋을 것이라 생각됩니다.
constant는 초기에 선언한 상수의 값을 유지하는데 사용되며 VHDL의 문장 작성에 도움을 주어 쉽게 수정하거나 확장하는데 주로 이용한다. constant의 대입기호는 ' := '를 사용하고 있다. Variable과 같은 기호를 사용합니다. constant의 초기값은 즉시 대입되며 한 번 대입된 값은 바꿀 수 없다. 예를 들자면 Pi 값을 먼저 설정해 두고 계속 사용하면 편리할 것이다. 사용방법은 간단하다.
constant p1 : integer := 314;

목차

예제와 설명

본문내용

우선 Constant에 대해서 먼저 설명하겠습니다. Signal과 Variable의 차이점은 좀 미세한 부분이 많아서 둘을 비교해 가면서 설명하는 것이 좋을 것이라 생각됩니다.
constant는 초기에 선언한 상수의 값을 유지하는데 사용되며 VHDL의 문장 작성에 도움을 주어 쉽게 수정하거나 확장하는데 주로 이용한다. constant의 대입기호는 ' := '를 사용하고 있다. Variable과 같은 기호를 사용합니다. constant의 초기값은 즉시 대입되며 한 번 대입된 값은 바꿀 수 없다. 예를 들자면 Pi 값을 먼저 설정해 두고 계속 사용하면 편리할 것이다. 사용방법은 간단하다.
constant p1 : integer := 314;
constant length : integer := 345;
constant pi : real := 3.1415119;
제가 가장 어렵다고 생각되는 부분이 Signal과 Variable입니다. 이 부분 때문에 너무 많은 고생을 한 기억이 납니다. 차이점을 잘 알고 있어야 합니다.
우선 Signal에 대해서 알아봅시다. signal은 VHDL 합성시에 Wire(선)로 구성되며, 각 부품의 연결에 사용되는 외적변수이다. 세 가지로 사용됩니다.
*원하는 자료를 검색 해 보세요.
  • [공학기술]VHDL을 이용한 카운터 설계 4페이지
    논리회로설계실험_11조_실험일(070509) 1.4bit_counter source code library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity counter is port..
  • 논리회로실험 11주차 결과보고서 6페이지
    결 과 보 고 서 11주차 Counter & Timer 분반 : 0 성명 : 000 학번 : 2010000 실험일: 0000.00.00 1. 실험과정 [ 실험 1 ] 1-1. Quartus Ⅱ에서 업 카운터의 회로를 작성하고 Modelsim의 결과 파형을 확인한다. ..
  • tayler method 초기값 문제의 테일러 매소드 0페이지
    /* This program is Taylor's Method of order 2 for exercise 5.2.6.a y' = (y/t)-(y/t)^2 , for 1<=t<=2 with y(1)=1 and h=0.1 */ #include float T..
  • VHDL-시계 17페이지
    Healthcare Embedded System 1. 설계 Specification ? 일반 시계 기능, stop watch 기능, 시간 조정 기능(시, 분 조정) ? Reset 스위치를 포함하여 5개의 스위치로 구성 ? 오차를 줄이기 위하여 입력 clock은 5MHz..
  • 디지털 제어기의 부분적 초기값 보상을 통한 천이 응답 특성 향상 (Improvement of the Transient Response by Partially Compensating Initial Values of Digital Controllers) (Improvement of the Transient Response by Partially Compensating Initial Values of Digital Controllers) 5페이지
    In switching from the track-seeking or track-jumping control mode to track-following control mode in hard disk drives or optical disk drives, initial ..
  • VHDL mux와 demux를 signal을 이용하여 연결한 소스 및 파형 3페이지
    1. signal, variable, Constant의 특징 1) signal signal은 VHDL 합성시에 선(wire)으로 구현되며, 각 부품(component)의 연결에 사용되는 외적 변수이다. 객체에 값을 대입하기 위해서는 대입기호 '<='를 사용하고, '<=..
  • 진동 실험실 4페이지
    ★초기값 mx''+cx'+kx=0 m=2, c=4, k=1 초기조건: x(0)=40cm, x'(0)=80cm/s Hz Gain 1차 14.014 2 2차 89.741 2 ★계산 , 위 식에 각각의 t를 대입하여 계산 t(시간) 위치 속도 가속도 0 40 80 -200 ..
더보기

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [디지털] VHDL 강좌10