[디지털] VHDL 강좌9

등록일 2001.11.11 한글 (hwp) | 12페이지 | 가격 1,000원

소개글

1. 열거형 (Enumeration type )
기본적으로 VHDL에서 사용하는 대부분의 자료형은 대부분 열거형 (enumeration type) 이다. IEEE 1076의 standard package에 정의되어 있는 열거형의 예를 들면 다음과 같다.
type boolean is (false,true);
type bit is ('0', '1');
IEEE 1164에 std_ulogic은 다음과 같이 열거형으로 정의 되어 있다.
TYPE std_ulogic IS ( 'U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-' );

목차

1. 열거형 (Enumeration type )
2.. 정수형 (Integer Type)
3. 실수형 (Real, Floating-Point Type)
4. Physical Type
5. 배열형 (Array Type)
6. 레코드 형(Record Type)
7. 파생형 (Subtype)과 형 변환(Type Conversion)

본문내용

1. 열거형 (Enumeration type )
기본적으로 VHDL에서 사용하는 대부분의 자료형은 대부분 열거형 (enumeration type) 이다. IEEE 1076의 standard package에 정의되어 있는 열거형의 예를 들면 다음과 같다.
type boolean is (false,true);
type bit is ('0', '1');
IEEE 1164에 std_ulogic은 다음과 같이 열거형으로 정의 되어 있다.
TYPE std_ulogic IS ( 'U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-' );
'U'는 초기화되지 않은 상태(Uninitialized)를 의미하며 'X'는 Unknown으로서 디지털 값의 충돌 등과 같은 에러상태를 나타낸다. '0' 과 '1'은 디지털 값에 해당하며 'Z'은 High Impedance, 'W', ‘L’, ‘H’는 각각 Weak Unknown, Weak 0, Weak 1로서 Pull-up혹은 Pull-down된 디지털 값을 나타낸다. 끝으로 ‘ -‘은 합성 시 논리 최적화에 Don't care로서 이용된다.
열거형을 이용하면 사용자는 언제든지 자료형의 정의가 가능하다. 또한 열거형으로 정의된 경우 인코딩(encoding) 방법을 지정할 수 있다. 인코딩 방법으로는 2진 코드에 의한 방법(binary)과 One-Hot Encoding이 있다. One-Hot encoding 방법은 유한상태 머신(FSM : Finite State Machine)에서 상태를 나타내는 경우에 많이 이용되는 방법이다. 다음과 같은 예를 살펴보자.

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서