[디지털] VHDL 강좌7

등록일 2001.11.11 한글 (hwp) | 3페이지 | 가격 1,000원

소개글

오늘은 Increment, Decrement, 비교 연산 회로에 대해서 알아보기로 하겠습니다. 그런데 Increment가 무엇인지 모르면 곤란하죠.
Increment는 입력을 받으면 +1을 해서 출력으로 내보는 것입니다. 원래 ALU의 기능에 포함되지만 독립적으로 해석해 보겠습니다. 클럭을 입력받아야 하지만 클럭의 기능은 빼고 시작하겠습니다. Decrement는 그 반대로 -1의 기능을 수행합니다. 예를 들자면 입력이 3이라고 가정하면 Increment는 4를 출력할 것이고, Decrement는 2을 출력할 것입니다. 비교기는 간단히 말해 그 입력을 비교하는 것입니다. 여기서는 a가 b보다 크면 1을 출력할 것이고 b가 크면 0을 출력할 것입니다. 간단한 논리 회로입니다. 간단하다고 생각되지만 이 기능이 나중에 큰 기능을 담당합니다.

목차

없음

본문내용

오늘은 Increment, Decrement, 비교 연산 회로에 대해서 알아보기로 하겠습니다. 그런데 Increment가 무엇인지 모르면 곤란하죠.
Increment는 입력을 받으면 +1을 해서 출력으로 내보는 것입니다. 원래 ALU의 기능에 포함되지만 독립적으로 해석해 보겠습니다. 클럭을 입력받아야 하지만 클럭의 기능은 빼고 시작하겠습니다. Decrement는 그 반대로 -1의 기능을 수행합니다. 예를 들자면 입력이 3이라고 가정하면 Increment는 4를 출력할 것이고, Decrement는 2을 출력할 것입니다. 비교기는 간단히 말해 그 입력을 비교하는 것입니다. 여기서는 a가 b보다 크면 1을 출력할 것이고 b가 크면 0을 출력할 것입니다. 간단한 논리 회로입니다. 간단하다고 생각되지만 이 기능이 나중에 큰 기능을 담당합니다.
*원하는 자료를 검색 해 보세요.
  • [9주차] DIGITAL CLOCK 13페이지
    1. Purpose FPGA회로 설계 검증용 장비인 RoV-Lab을 이용하여, 기본적인 DIGITAL CLOCK을 구현한다. 이를 위해, DIGIT 표시방식인 SEGMENT와 FPGA 보드에서 나오는 4Mhz의 오실레이..
  • vhdl과 fpga kit을 이용한 디지털 계산기 설계 10페이지
    1. Purpose Xilinx 소프트웨어를 이용하여 계산기의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 계산기능을 수행하는지 여부를 확인한다. 2. Problem Statement ① Describe ..
  • 디지털회로 VHDL 레포트 (Max 2 Plus ) 10페이지
    이미지 자료입니다.
  • vhdl을 이용한 FPGA 킷에서의 디지털 시계 구현 8페이지
    1. Purpose Xilinx 소프트웨어를 이용하여 디지털 시계의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 시간이 표시되는지 여부를 확인한다. 2. Problem Statement ① Describe..
  • 10진 카운터설계 4페이지
    1. Source Program library ieee; -- 사용할 library들을 선언한다. use ieee.std_logic_1164.all; -- IEEE표준 library를 사용. use ieee.std_lo..

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [디지털] VHDL 강좌7