[전자공학실험] EX-OR 및 가,감산기 실험 예비 레포트

등록일 2001.10.23 한글 (hwp) | 9페이지 | 가격 1,000원

목차

Exclusive OR 및 Parity 검사기
1. Exclusive OR
2. Exclusive OR gate 의 구성
3. 패리티 검사기

가산기와 감산기
1. 반가산기
2. 전가산기
3. 반감산기
4. 전감산기

본문내용

기 본 이 론
1. Exclusive OR
표 1과 같은 진가표를 갖는 논리를 배타적 OR(Exclusive OR)이라 하고 이를 Bool대수식으로 표시하면

이 되며 흔히 X=A B로서도 표시하기도 한다. 여기서 의 기호는 "ring sum"으로 읽는다.
또한 표 1에서 보는 바와 같이 Exclusive OR gate는 A, B 두 입력이 같은 논리이면 "0"를, 다른 논리이면 "1"을 나타내므로 동일논리를 검출하는데 이용되며 가, 감산기의 기본 gate가 된다.
의 경우는 inclusive OR 또는 Exclusive NOT OR 라고도 한다.
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기