[전자공학실험] EX-OR 및 가,감산기 실험 예비 레포트

등록일 2001.10.23 한글 (hwp) | 10페이지 | 가격 1,000원

목차

Exclusive OR 및 Parity 검사기
1. Exclusive OR
2. Exclusive OR gate 의 구성
3. 패리티 검사기

가산기와 감산기
1. 반가산기
2. 전가산기
3. 반감산기
4. 전감산기

본문내용

기 본 이 론
1. Exclusive OR
표 1과 같은 진가표를 갖는 논리를 배타적 OR(Exclusive OR)이라 하고 이를 Bool대수식으로 표시하면

이 되며 흔히 X=A B로서도 표시하기도 한다. 여기서 의 기호는 "ring sum"으로 읽는다.
또한 표 1에서 보는 바와 같이 Exclusive OR gate는 A, B 두 입력이 같은 논리이면 "0"를, 다른 논리이면 "1"을 나타내므로 동일논리를 검출하는데 이용되며 가, 감산기의 기본 gate가 된다.
의 경우는 inclusive OR 또는 Exclusive NOT OR 라고도 한다.
*원하는 자료를 검색 해 보세요.
  • 논리회로실험. 실험3. 가산 & 감산기 12페이지
    REPORT 전자공학도의 윤리 강령 (IEEE Code of ... 전감산기 1. 예비보고서 결선도와의 비교 <반감산기 결선도> <전감산기 ... 전감산기실험을 실시했다. 2비트 전감산기는 반감산기+전감산기
  • [논실]예비3, 200820126, 안효중, 4조 3페이지
    REPORT(Chap.3 예비보고서) 전자공학도의 윤리 강령 ... 준수하도록 지원한다. 위 IEEE 윤리헌장 정신에 입각하여 report ... substractor(감산기)를 구성해 본다. 디지털 시스템의 기본
  • 예비03_Adder&Subtractor 7페이지
    실험3 예비보고서 전자공학도의 윤리 강령 (IEEE Code of ... 도구 * 조합회로 구성 방법 ① 원하는 값을 데이터로 하는 Truth ... 를 구성하라. 전가산논리회로도 (3) 이론의 반감산기의 진리
  • 디지털 논리회로 (예비보고서) 5페이지
    Expression) . 부울식 기본연산 . 조합회로 최소화 ?― 부울 대수를 ... <예비보고서> 디지털 논리회로 과목 : 물리실험 이름 : 학번 : 학과 ... 로서 합과 올림수를 구하는 회로. . 전가산(Full Adder
  • 아주대 논리회로실험 실험3 결과보고서 7페이지
    있을 거라고 느꼈다. [5] 예비레포트의 가상 결선도, 비교도 ① 반가산 ② 전가산 ③ 반감산기 ④ 전감산기 ... REPORT(Chap.3 결과보고서) 전자공학도의 윤리 강령 ... 의 차이를 살펴보면, 전감산기는 입력 추가되어 있다. 이 를 통해 빌림수
  • 전가산감산기 5페이지
    디지털 공학 실험 6 예비 레포트 실험 6 전가산와 전감산기 1 ... . . . . . 가산감산기란 ? , 감 , 승, 제산의 산술 ... . ? 전가산 전가산는 3개의 입력비트의 합을 계산하는 조합회로이며,3개의
  • 산술논리연산 (결과) 6페이지
    1 0 1 (a) 반감산기의 진리표 (b) 반가산논리회로 그림 6 ... ) D 의 K-map (c) Bo 의 K-map (d)전감산기(FS)의 논리 ... 출력으로 나타내주는 조합회로이다. A B F> F= F< 0 0 0 1
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      상세우측 배너
      추천도서
      [전자공학실험] EX-OR  및 가,감산기 실험 예비 레포트