리플카운터, 4비트 레지스터

등록일 2000.12.07 한글 (hwp) | 3페이지 | 가격 400원

목차

1. BCD 비동기식 이진 카운터 ( BCD 리플 카운터 )
1.1 목표
1.2 BCD 비동기식 이진 카운터의 로직 설계
1.2.1 BCD 리플 카운터
1.2.2 BCD 리플 카운터의 모델링

2. 4 비트 레지스터의 설계
2.1 목표
2.2 4비트 레지스터의 로직 설계
2.2.1 4 비트 레지스터
2.2.2 4 비트 레지스터의 모델링

본문내용

1.1 목표 - BCD 카운터의 동작을 이해한 후, BCD 카운터를 스키메틱 에디터로 설계하여 로직시뮬레이션으로 검증하고, 최종적으로 FPGA에 구현하여 동작을 확인한다.
2. 4 비트 레지스터의 설계
2.1 목표
4비트 레지스터의 동작을 이해한 후, 4비트 레지스터를 스키메틱 에디터로 설계하여 로직시뮬레이션으로 검증하고, 최종적으로 FPGA에 구현하여 동작을 확인한다.
*원하는 자료를 검색 해 보세요.
  • [디지털 설계 및 언어]HDL소스(각종 레지스터와 카운터) 20페이지
    1)비트 레지스터-HDL코드module Reg_4_bit_beh (A3, A2, A1, A0, I3, I2, I1, I0, Clock, Clear); output A3, A2, A1, A0; input I3, I2, I1, I0, Clock, Clear; reg ..
  • 디지털회로 [ 7-세그먼트디코더, 쉬프트 레지스터,업-다운카운터, 각종 카운터 _ 사전 ] 4페이지
    ◉ 실험목적 이번 실험의 목적은 Verilog HDL을 사용한 회로 설계 방법과, Quartus, FPGA 사용법을 익혀 7-세그먼트 및 각종 카운터를 설계, 동작해보는 것이다.◉ 이론 1. 7-세그먼트 디코더 7-세그먼트는 0에서 9까지의 숫자를 표시하기 위해 만..
  • [논리회로]레지스터와 링 카운터 12페이지
    1.레지스터(REGISTER) F/F(Flip-Flop)은 한 비트의 2진수를 저장할 수 있다. 따라서 N 비트의 데이터를 저장하기 위해서는 N 개의 F/F이 필요하다. 이와 같이 여러개의 F/F이 결합되어 2진 데이터를 저장하고, 전송이 가능한 동기 시스템을 레지스..
  • 타이머 71페이지
    하는 기능타이머는 마이크로 프로세서의 클록 소스를 카운터스의 수를 카운터타이머/카운터 개요범용싱글 채널8비트 타이머/카운터 모듈주파수 발생기10비트 클락 프리스케일8비트 타이머 카운터 0타이머 카운터 0의 동작Overflow인터럽트(타이머/외부입력카운터) ,비교 일치 ..
  • 제 10장 (결과) 플립플롭과 카운터 설계 실험 9페이지
    ② D 플립플롭의 Setup time, Hold time에 대해서 설명하시오.- Minimum time interval before the clocking event by which the input must be stable
  • 동기식, 비동기식, 시프트 레지스터 카운터의 정의 및 특성 7페이지
    계수기(counter, 카운터)란 클럭펄스를 세어서 수치를 처리하기 위한 논리 회로 (디지털 회로)이다. 계수기가 계수한 이진수나 이진화 십진수가 디코더를 통해서 7 세그먼트 발광 다이오드에 표시되는 숫자로 변환하여 인간이 알아볼 수 있는 정보가 된다. 또한 인코더가 ..
  • AVR 128을 통한 외부 인터럽트와 타이머 동작 8페이지
    (5) 타이머/카운터 인터럽트 플래그 레지스터 – TIFR 1) 비트1 – OCF0: 출력비교 플래그0가) 타이머/카운터0 과 OCR0 의 데이터 사이에 비교 매치가 발생하면 이 OCF0 비트가 1이 된다. -이에 상응하는 인터럽트 핸들링 벡터가 실행되면 OCR0은 하..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서