리플카운터, 4비트 레지스터

등록일 2000.12.07 한글 (hwp) | 3페이지 | 가격 400원

목차

1. BCD 비동기식 이진 카운터 ( BCD 리플 카운터 )
1.1 목표
1.2 BCD 비동기식 이진 카운터의 로직 설계
1.2.1 BCD 리플 카운터
1.2.2 BCD 리플 카운터의 모델링

2. 4 비트 레지스터의 설계
2.1 목표
2.2 4비트 레지스터의 로직 설계
2.2.1 4 비트 레지스터
2.2.2 4 비트 레지스터의 모델링

본문내용

1.1 목표 - BCD 카운터의 동작을 이해한 후, BCD 카운터를 스키메틱 에디터로 설계하여 로직시뮬레이션으로 검증하고, 최종적으로 FPGA에 구현하여 동작을 확인한다.
2. 4 비트 레지스터의 설계
2.1 목표
4비트 레지스터의 동작을 이해한 후, 4비트 레지스터를 스키메틱 에디터로 설계하여 로직시뮬레이션으로 검증하고, 최종적으로 FPGA에 구현하여 동작을 확인한다.
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서