전가산기와 전감산기

등록일 2000.11.12 한글 (hwp) | 4페이지 | 무료

목차

1.전가산기와 전감산기
2.목적
3.사용기기 및 부품
4.기본이론
5.참고문헌

본문내용

전가산기는 3개의 입력비트의 합을 계산하는 조합회로이며,3개의 입력과 2개의 출력으로 구성된다.x와 y로 표시된 두개의 입력변수는 더해 질 현재 위치의 두 비트이며,z로 표시된 세 번째 입력변수는 바로 이전 위치로 부터의 캐리이다.3개의 비트를 더할때 합은 0부터 3까지 나올 수 있고, 2와 3을 2진수로 표시하는데 2개의 출력이 필요하다.2개의 출력 중 합에 대해서는 S,캐리에 대해서는 C라는 기호로 표시한다.비트의 합을 계산하여 앞의 디지트는 출력캐리 C가 되며,뒤의 디지트가 S로 표시된다.전가산기의 진리표는 다음과 같다.



*원하는 자료를 검색 해 보세요.
  • 가산기,감산기,회로실험 예비보고서 4페이지
    1.실험 목적 ※반가산기와 전가산기의 논리와 회로를 이해한다. ※반감산기와 전감산기의 논리와 회로를 이해한다. ※가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다. 2.실험 이론 (1)반가산기 반가산기는 2개의 2진 입력과 2개의 2진 출력으로 구성된다. 입력..
  • 전가산기와 전감산기 7페이지
    실 험 예 비 보 고 서 실험 단원 및 제목 전가산기와 전감산기 검사란 1) 실험 목적 전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 회로 구성 방법을 학습한다. 2) 준비 사항 ⓛ CRO - 1대 ② 전원 (+5V, 50mA) - 1대 ③ 스위치 판 (5..
  • 결과 가산기 & 감산기 6페이지
    실험1) 반가산기 Setting : 전압공급기로 공급전압 V _{CC} =5V 공급 Breadboard상의 오른쪽 노드를 V _{CC}(입력=1), 왼쪽을 GND(입력=0)로 설정 다이오드 2개를 사용하여 합(S)과 올림수(C)를 표현 B Vcc GND S C Meas..
  • 가산기와 감산기 14페이지
    1. 목적 (1) 반가산기와 전가산기의 원리를 이해한다. (2) 반감산기와 전감산기의 원리를 이해한다. (3) 가산기와 감산기의 동작을 확인한다. (4) 가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다. 2. 이론 내용 (1) 반가산기 (half adder) ..
  • 가산기, 감산기 실험 결과보고서 3페이지
    <디지털 실험> 7장 가산기, 감산기 (결과 보고서) 1.실험목적 - 가산?감산 연산을 구현해본다. - 4비트 2진수 Excess-3 코드로 변환하는 변환기를 설계, 구현, 실험한다. - 오버플로우(overflow) 검출로 부호화 수의 가산기 설계를 완성한다. 2.자료..
  • 실험 3. 가산기 & 감산기 결과 6페이지
    실험 3. 가산기와 감산기(Adder & Subtractor) 실험 1 : 반가산기를 구성하고 그 결과를 확인하라. <구성모습> · A = 1, B = 1 인 모습 < Truth Table > 입력 출력 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 ..
  • [전자실험 회로실험]반가산기 반감산기,전가산기 전감산기 실험 5페이지
    << 반가산기 ? 반감산기 >> 1.실험목적 반가산기와 반감산기의 동작 특성과 구성원리를 이해하는 데 목적을 둔다. 2.이 론 [반 가산기] (HA : Half Adder) 반 가산기는 그림과 같이 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리올림수(C..
더보기

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      전가산기와 전감산기