전가산기와 전감산기

등록일 2000.11.12 한글 (hwp) | 4페이지 | 무료

목차

1.전가산기와 전감산기
2.목적
3.사용기기 및 부품
4.기본이론
5.참고문헌

본문내용

전가산기는 3개의 입력비트의 합을 계산하는 조합회로이며,3개의 입력과 2개의 출력으로 구성된다.x와 y로 표시된 두개의 입력변수는 더해 질 현재 위치의 두 비트이며,z로 표시된 세 번째 입력변수는 바로 이전 위치로 부터의 캐리이다.3개의 비트를 더할때 합은 0부터 3까지 나올 수 있고, 2와 3을 2진수로 표시하는데 2개의 출력이 필요하다.2개의 출력 중 합에 대해서는 S,캐리에 대해서는 C라는 기호로 표시한다.비트의 합을 계산하여 앞의 디지트는 출력캐리 C가 되며,뒤의 디지트가 S로 표시된다.전가산기의 진리표는 다음과 같다.



*원하는 자료를 검색 해 보세요.
  • 전가산기와 전감산기 7페이지
    1) 실험 목적전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 회로 구성 방법을 학습한다.2) 준비 사항 ⓛ CRO - 1대 ② 전원 (+5V, 50mA) - 1대 ③ 스위치 판 (5스위치X2) - 1대 ④ IC : 7400, 7402,..
  • 반가산기, 전가산기, 반감산기, 전감산기 디지털회로실험 예비보고서 5페이지
    반가산기는 출력결과가 2개의 입력 신호의 합과 상위비트인 캐리로 나타나는 회로이다. 입력 A, B의 캐리가 발생했다는 것은 A,B모두 1이 입력되었을때를 말한다. 시뮬레이션 결과를 보면 처음 A,B가 0이 입력되었을 경우 합인 S가 0이 되고 상위비트가 존재하지 않으므..
  • [전자실험 회로실험]반가산기 반감산기,전가산기 전감산기 실험 5페이지
    앞에서 반가산기 설계를 공부하였다. 이번에는 2개의 반가산기를 이용하여 전 가산기를 설계하여 보자. 자리 올림수(C0)를 반가산기에 맞게 변형하면 다음 수식과 같다.S = ABCiC0 = BCi + ACi + ABi + ABCiC0 = Ci(B + A) + AB(i +..
  • 가산기 감산기(예비) 2페이지
    <실험 3. 가산기와 감산기>◎ 목적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 반감산기와 전감산기의 원리를 이해한다.(3) 가산기와 감산기의 동작을 확인한다.(4) 가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다.◎ 사용기기 및 부품디지털 실험장치직류..
  • 전가산기와 전감산기 5페이지
    1. 실험 목적 1) 전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 회로 구성 방법을 학습한다.2. 실험계기 및 부품▶ CRO- 1대▶ 전원 (5 V, 50 ㎃)- 1대▶ IC : 7400, 7402, 7404, 7401, 7483, 7486, - 각 1개..
  • 가산기 감산기(사전, 결과 리포트) 9페이지
    목적반가산기와 전가산기의 원리를 이해한다.반감산기와 전감산기의 원리를 이해한다.가산기와 감산기의 동작을 확인한다.가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다.◎ 반가산기 (HA : half adder) 입력 변수인 두 개의 이진수를 더하여 합과 자리 올림 ..
  • 반가산기,전가산기,반감산기,전감산기 5페이지
    1+1의 덧셈일 때만 답이 2비트가 된다. 이 덧셈의 경우 합은 0이고 한 자리 위로 1이 자리올림된 것으로 생각할 수 있다. 그렇다면 반가산기의 진리표는 다음과 같이 생각할 수 있다. 여기서 A는 더해지는 수(피가수), B는 더하는 수(가수), S는 합, 그리고 C는..
더보기

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서