전가산기와 전감산기

등록일 2000.11.12 한글 (hwp) | 4페이지 | 무료

목차

1.전가산기와 전감산기
2.목적
3.사용기기 및 부품
4.기본이론
5.참고문헌

본문내용

전가산기는 3개의 입력비트의 합을 계산하는 조합회로이며,3개의 입력과 2개의 출력으로 구성된다.x와 y로 표시된 두개의 입력변수는 더해 질 현재 위치의 두 비트이며,z로 표시된 세 번째 입력변수는 바로 이전 위치로 부터의 캐리이다.3개의 비트를 더할때 합은 0부터 3까지 나올 수 있고, 2와 3을 2진수로 표시하는데 2개의 출력이 필요하다.2개의 출력 중 합에 대해서는 S,캐리에 대해서는 C라는 기호로 표시한다.비트의 합을 계산하여 앞의 디지트는 출력캐리 C가 되며,뒤의 디지트가 S로 표시된다.전가산기의 진리표는 다음과 같다.



*원하는 자료를 검색 해 보세요.
  • 실험 3. 가산기와 감산기(Adder & Subtractor) 3 페이지
    <전감산기> - 위의 진리표에서 확인할 수 있었듯이 전가산기의 합과 전감산기의 차는 일치한다. 또한 Carry 의 숫자와 빌려온 자릿수를 뜻하는 B의 값은 인버터 관계이다. 이는 결국 논리회로에서 행해지는 연산은 결국 모..
  • 반가산기, 전가산기, 반감산기, 전감산기 디지털회로실험 예비보고서 5 페이지
    반가산기는 출력결과가 2개의 입력 신호의 합과 상위비트인 캐리로 나타나는 회로이다. 입력 A, B의 캐리가 발생했다는 것은 A,B모두 1이 입력되었을때를 말한다. 시뮬레이션 결과를 보면 처음 A,B가 0이 입력되었을 경우 합인..
  • [논리회로실험] 실험8. 전가산기와 전감산기 예비보고서 10 페이지
    1. 실험 목적 전가산과 전감산의 산술연산을 실행하는 회로의 설계법에 대해 공부한다. 2. 기본 이론 전가산기와 전감산기는 3비트를 더하거나 뺄 수 있는 논리 블록이다. 이들 논리 블록은 가산과 감산을 위한 논리..
  • 전가산기와 전감산기 결과 4 페이지
    4. 실험 4(b)에서 계산된 합 SC와 실험에서 구한 SE는 같은가? - 계산된 값은 서로 같다. 5. 그림 8-7에서 덧셈과 2의 보수 뺄셈을 수행할 때, Select 단자가 어떻게 IC 7483/7486을 제어하는지 ..
  • 전가산기와 전감산기 7 페이지
    1) 실험 목적 전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 회로 구성 방법을 학습한다. 2) 준비 사항 ⓛ CRO - 1대 ② 전원 (+5V, 50mA) - 1대 ③ 스위치 판 ..

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서