사칙연산

등록일 2000.10.23 압축파일 (zip) | 12페이지 | 가격 300원

목차

컴퓨터 구조에서 사칙연산기에 대해 정리한 레포트입니다.
가산기 (병렬, 직렬)
감산기
승산기
제산기
각각에 대한 종류별 블럭도와 간단한 설명이 있습니다.

본문내용

1) 전가산기(full adder)
2비트와 이전 캐리의 산술 합 계산 디지털 회로
2) 병렬 2진 가산기
두 2진수에 대한 덧셈 수행 회로이다.
전가산기를 직렬로 연결, 캐리 출력이 다음의 전가산기 캐리로 입력
두개의 2진수는 병렬로 전가산기의 입력으로 들어간다.
보수로 표현된 음의 수도 취급할 수 있다. 2's complement로 표현된 수를 사용할 경우는 마지막 캐리를 무시하기 때문에 첫 번째 가산기에 들어오는 캐리가 없다.
1's complement를 사용하는 경우는 마지막 캐리를 첫 번째 가산기에 캐리 입력으로 궤환되도록 해주어야 한다.
가산기에 F/F 레지스터를 첨가하여 설계하는 방법
어큐뮬레이터(Accumulator)가 있는 병렬 가산기는 X를 누산기에 집어넣고, Y가 전가산기 입력으로 가해지면 캐리가 가산기를 통해 발생하고, SUM은 가산기 출력으로 나타난다. 가산펄스()는 가산기 출력을 어큐뮬레이터 F/F 로 전송하는데 사용되어진다.
논리 게이트의 일부분으로 취급되는 어큐뮬레이터 F/F를 사용하여 설계하는 것
: 반복 순차 회로라고 가정할 수 있다.
T F/F를 사용하였다. 입력 X를 F/F 에 삽입하고, 출력과 Y는 가산기의 셀속으로 들어간다. 그리고 나서 캐리 신호들은 셀들 간으로 전파된다. 그 다음에 가 인가되면 X와 Y의 합이 누산기 F/F에 나타난다.

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서