평가점수D

vhdl소스(counter외 20가지)

등록일 2000.10.05 한글 (hwp) | 20페이지 | 가격 1,000원

목차

*vhdㅣ설계
1.2입력and
2.2입력nand
3.full adder
4.mux
.
.

본문내용

******* Latch ********
library IEEE;
use IEEE.std_logic_1164.all;

entity latch11 is
port (
d: in STD_LOGIC;
en: in STD_LOGIC;
q: out STD_LOGIC
);
end latch11;

architecture latch11_behav of latch11 is
begin
process(d,en)
begin
if en='1' then
q <= d;
end if;
end process;
end latch11_behav;





*원하는 자료를 검색 해 보세요.
  • Xilinx IP core의 설계 및 VHDL의 기초 설계법 29페이지
    서론 다음 보고서는 VHDL을 이용한 간단한 설계 실습 및 Xilinx IP Core의 사용법을 기술하였다. 알테라의 쿼터스 컴파일러와는 달리 Xilinx의 ISE 컴파일러는 무료컨텐츠로 IP Core를 지원하고 있다. 이에..
  • VHDL을 이용한 Mux, Demux, incoder, decoder, FND 설계 및 실.. 16페이지
    1. 실습명 : 3주차 VHDL 수업 실습 2. 실습목표 : (a) 1비트 2x1 Mux Schematic & VHDL (b) 2비트 2x1 Mux Schematic & VHDL (c) 1비트 1x2 Mux Schema..
  • VHDL을 이용한 Simple up counter설계 4페이지
    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity up_co..
  • VHDL을 이용한 Simple up down counter설계 4페이지
    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity up_down..
  • VHDL-Pre lab - Counters 9페이지
    1. 실험 목적 Counter에 대해 이해하고 동기식과 비동기식의 Reset Counter 의 차이를 이해하고 설계한다. 2. 실험이론지식 - Describe in details the followings 2-1> C..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      상세우측 배너
      상세우측 배너
      추천도서
      vhdl소스(counter외 20가지)
      하나은행 통장 개설 이벤트 오늘 하루 보지 않기 닫기
      ?>
      닫기