Synchronous Counter

등록일 1999.11.08 한글 (hwp) | 4페이지 | 무료

목차

Ⅰ. 목적
Ⅱ. 원리
Ⅲ. 정의
Ⅳ. 실험 내용
Ⅴ. 결과



본문내용

카운터는 각 플립-플롭이 클럭펄스에 의해 직접 영향을 받기 때문에 이 를 동기형 카운터(synchronous counter)라 한다.

*원하는 자료를 검색 해 보세요.
  • Presetable Counter 2페이지
    1.회로동작(1) 전원은 건전지를 사용하므로 다이오드(Diode)를 직렬로 접속 1.2[V]를 전압강하시킨 다음 4.8[V]를 Vcc로 공급한다.(2) IC1은 비안정 MV회로로 발진주기 T=0.69(R1+2R2)C[sec]로 결정되며 3번에서 출력을 얻어 RS-FF에..
  • [전자회로실험] Flip flop과 counter 11페이지
    이 실험의 회로는 RS Flip flop을 나타난 회로이다.74LS00 NAND gate를 사용한 RS F-F이므로 S=1일 때 Q가 Low Q가 High가 되고, R=1일 때 Q가 High Q가 Low가 된다.S=R=0인 경우는 출력을 정의할 수 없으므로 줄 수 없는..
  • [결과]실험8. Counter 5페이지
    실험1은 위와 같이 회로를 구성하여 4진 비동기식 카운터를 만들었다. 파형발생기를 사용하여 첫 번째 Flip-Flop의 clock 입력에만 pulse를 가해주었다. 그리고 두 번째 Flip-Flop의 clock 입력에는 첫 번째 Flip-Flop의 출력을 연결하여 두 ..
  • 6주차 결과 보고서 Synchronous Counter 13페이지
    Library IEEE;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity sync_Counter is -- 설계의 입출력 선언port( clk : ..
  • [전자]Shift Register 와 Ring Counter 28페이지
    Shift Register의 정의를 학습한다.Shift Register 특성을 파악하고 그 특성을 이용해 실험한다.Ring Counter와 교차궤한식 Counter에 대해 학습한다..Register 란-Data 를 일시적으로 모아두는 기억소자-2.Shift Reg..
  • 4bit up/down counter 2페이지
    [결과 분석] 처음 MUX에서의 출력은 S신호가 0⇒B, 1⇒A가 출력되고, 그 출력을 입력으로 받는 MUX_FF는 rising edge trigger로 동작하고, 4bit counter는 이 출력을 입력으로 받는다. 이의 출력에 대한 분석은 아래 문제로 대신하겠다.[..
  • [Flowrian] Quadrature Counter 회로의 Verilog 설계 및 시뮬레이션 검증 30페이지
    본 설계는 아래와 같이 6 개의 모듈로 구성된다. - dff : D 타입 플립플롭- jkff : JK 타입 플립플롭- dfilter : 잡음을 제거하는 디지털 필터- quadecode : 회전 방향과 회전을 감지하는 Quatrature Decoder- udcount1..
더보기

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기