Synchronous Counter

등록일 1999.11.08 한글 (hwp) | 4페이지 | 무료

목차

Ⅰ. 목적
Ⅱ. 원리
Ⅲ. 정의
Ⅳ. 실험 내용
Ⅴ. 결과



본문내용

카운터는 각 플립-플롭이 클럭펄스에 의해 직접 영향을 받기 때문에 이 를 동기형 카운터(synchronous counter)라 한다.

*원하는 자료를 검색 해 보세요.
  • 2P-703: 해수 전기분해 염소 생산 및 양식장 배출수 염소처리 적용에서 소독부산물 생성 특성 2페이지
    한국공업화학회 한국공업화학회 연구논문 초록집 우정석 , 오정범 , 이윤호 한국공업화학회 한국공업화학회 연구논문 초록집 우정석 , 오정범 , 이윤호
  • 실험 9. Counter(결과) 3페이지
    실험 9. Counter 1. 실험 의의 ● 반도체 memory의 기본적인 동작 원리를 알아보고 64-bit 기억 소자의 동작을 실험을 통해 확인한다. 2. 실험 수행 과정 ● 실험 1. 2-bit RAM ① 회로를 구성한다. ② 한 번에 하나의 bit(A or B)에..
  • 예비 counter 5페이지
    1. 실험목적 - 카운터의 동작원리와 특성을 이해 - 2진 시스템에서의 숫자표시와 2진 카운터에 대해 이해 - 카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해 2. 실험이론 Counter : 디지털..
  • Presetable Counter 2페이지
    Presetable Counter 1.회로동작 (1) 전원은 건전지를 사용하므로 다이오드(Diode)를 직렬로 접속 1.2[V]를 전압강하시킨 다음 4.8[V]를 Vcc로 공급한다. (2) IC1은 비안정 MV회로로 발진주기 T=0.69(R1+2R2)C[sec]로 결..
  • 2진 카운터와 2진수 6페이지
    실 험 예 비 보 고 서 실험 단원 및 제목 2진 카운터와 2진수 검사란 1) 실험 목적 ① 2진 계수기 (Binary Counter)의 동작을 습득한다. ② 2진수의 표기와 계산을 학습한다. 2) 준비 사항 ① CRO - 1대 ② 전원(DC +5V, 100mA) - ..
  • [asic] vhdl을 이용한 counter 설계 6페이지
    1. 실험이론 * 0~9 → 0000~1001 : 상태가 4개 ⇒ 4개의 Flip-Flop 사용 0000 0001 0010 0011 0100 0101 0110 1001 1000 0111 카운터는 순차 회로로서 왼쪽의 state diagram과 같이 값이 증가하는 것을 ..
  • [결과]실험8. Counter 5페이지
    8. Counter 1. 실험과정 및 결과 ?실험1. 4진 비동기식 Counter 사진번호 A B ① 0 0 ② 0 1 ③ 1 0 ④ 1 1 ①② ③④ - 실험1은 위와 같이 회로를 구성하여 4진 비동기식 카운터를 만들었다. 파형발생기를 사용하여 첫 번째 Flip-F..
더보기

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      Synchronous Counter