비선형 연산 증폭기회로와 능동 필터

등록일 1999.10.31 한글 (hwp) | 4페이지 | 무료

목차

1. 실험 목적
2. 기초 이론
3. 실험 과정

본문내용

가장 간단한 비교기는 그림 18-1a처럼 연산 증폭기를 개방 루프로 사용하여 구현할 수 있다. 그림 18-1a회로의 동작을 살펴보면, 두 입력 단자 전압에 미세한 차이가 생길 경우 연산 증폭기의 상당히 큰 전압 이득으로 인하여, 출력은 최대 또는 최소의 극값을 갖게 된다. 예를 들어, V1이 V2보다 클 경우 전압차는 정(+)값이 되어 출력은 최대값이 될 것이다. 반대로 만약 V2가 V1보다 클 경우 출력은 최소값이 될 것이다.

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서