D 및 JK 플립플롭

등록일 1999.10.15 한글 (hwp) | 8페이지 | 무료

목차

목적
이론
회로도
사용기구
절차
결고보고사항
검토 및 논의

본문내용

목 적 : D, T, JK 및 마스터-슬레이브 플립플롭의 동작 원리를 살펴보고 측정을 통하여 그 특성을 확인한다.

*원하는 자료를 검색 해 보세요.
  • 디지털 로직 실험 JK 플립플롭 (J-K Flip-flop) 8페이지
    D 플립플롭은 동작 상태의 클럭 에지(edge)에서만 출력이 변하는 에지-트리거(edge-triggered) 소자이며, 단지 1을 저장하는 세트(set)와 0을 저장하는 리셋(reset)만 존재하여 여러 응용에 제한을 받는다. 또한 D 플립플롭은 클럭 펄스를 제거하지 ..
  • JK플립플롭 실험 보고서 4페이지
    1. 실험목적 - Logic IC를 이용하여 에지트리거 JK Flip-flop을 구현한다. - 에지트리거 JK Flip-flop의 동작을 이해한다. - 구현한JK Flip-flop이 오동작 할 경우 그 원인을 알아낸다.2. 실험방법- 아래 회로도를 브레드보드에 구현..
  • JK플립플롭 2페이지
    JK Plip-Plop - JK 플립플롭 JK 플립플롭은 클럭부 RS 플립플롭에서 부정 상태를 없애고 일정한 값을 출력하도록 개량한 것이다. 입력 J와 K는 입력 S와 R과 마찬가지로 플립플롭을 세트하고 클리어 (clear)시킨다(J는 세트에, K는 클리어에 대응된다)..
  • JK 플립플롭과 T 플립플롭 실험 결과보고서 3페이지
    이번 실험은 JK플립플롭에 대하여 알아보는 실험이었다. 실험 처음 프리셋과 클리어에 각5V와 0V를 입력하여 초기화 Q에 LED가 점등되는지를 관찰하여 초기화가 되었음을 알 수 있었다. 이후 PR=0을 입력 하였을 때 진리표에서도 볼 수 있듯 클럭을 포함한 모든 다른 ..
  • [논리회로] JK플립플롭 및 T플립플롭 9페이지
    1. JK플립플롭JK플립플롭은 동기식 RS플립플롭의 입력에 두 개의 AND 게이트를 연결하여 귀환시킨 것이고 진리표는 다음과 같다.이 회로의 논리식은 다음과 같다.Qn+1=J·n·Cp+Qn·(K·Qn+p) - (1)식n+1=K·Qn·Cp+n·(J·n+p) -(2)식결과..
  • JK와 T 플립플롭 실험 결과보고서 4페이지
    실험 제목JK와 T 플립플롭실험실험 목적JK 플립플롭다.T(toggle) 플립플롭의 구성원리와 동작논리를 이해한다.3. 실혐 결과(1) 실험 1 : JK-FF의 실험(2) 실험 2 : T-FF의 실험4. 실험 결과에 대한 고찰클럭이 부착된 NAND게이트 RS-FF의 동..
  • VHDL을 이용한 JK-플립플롭의 설계 ( 소스파일 ) 0페이지
    VHDL을 이용한 클럭입력을 갖는 JK-플립플롭의 설계 입니다. 인터페이스..port( pre, cls, clk, j, k : in std_logic; q : out );실행환경Quartus ∥ Web Edition 8.0추가 사항시뮬레이션을 위한 ..
더보기

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서